dff.v

来自「verilog实现」· Verilog 代码 · 共 16 行

primitive dff(q,clock,d,reset);
	output q;
	input clock,d,reset;
	reg q;
	table
//	clock   d	  reset	   q-1      q
	?		?		1	:	?	:	0;			// reset
	r		0		0	:	?	:	0;			// set 0 (rise)
	r		1		0	:	?	:	1;			// set 1 (rise)
	p		0		0	:	0	:	0;			// (positive edge complement)
	p		1		0	:	1	:	1;
	n		?		0	:	?	:	-;			// ignore negative edge of clock
	?		*		0	:	?	:	-;			// ignore change of d
	?		?		n	:	?	:	-;			// ignore negative edge of reset
	endtable
endprimitive