欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
电路图
›
基础电路
›
廉价高精度数字钟时基电路图
廉价高精度数字钟时基电路图
发布时间:
2013-09-19 08:40
浏览:
0
标签:
廉价
高精度
数字
时基
如图是利用一片价廉的CD4060和32768Hz晶体产生高精度每秒输出60个脉冲的时钟源。原理是32768Hz脉冲经CD4060分频后在15、1、2、3脚输出2Hz、4Hz、8Hz、32Hz脉冲,输入由VD1、VD2、VD3、R2组成的或门后,使A点每1/2秒中有1/32秒的低电平,封锁13脚输出的64Hz信号中的2个脉冲,这样就可每秒从13脚输出的64Hz脉冲中除去4个,在B点形成不规则的60Hz时基。C3的作用是消除13脚与A点竞争冒险而产生的极小脉冲。如无C3,B点输出将仍为60Hz。
请注意:要保证时钟源的高精度:1、用稳压电源供电,3~18V均可。 2、对C1进行调整。C1对晶振频率的影响较电源大得多。调整时固定C2(一般取20~30pF),用频率计(10秒门限)接CD4060的9脚,调C1使输出为32768正负0.1Hz,这样即可保证日误差小于0.3S.C1一般在20~100pF之间。
觉得这篇文章有帮助吗?
来顶一下 (
53
)
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源