verilog source code for uart design - 源码列表

本页面展示了「verilog source code for uart design」的完整源码文件结构，共包含 95 个源代码文件。 您可以在线预览每个文件的代码内容，学习verilog相关的编程技术和实现方法。

verilog source design code
返回资源详情页下载
源码文件 95
下载 33

源码文件列表

共 95 个文件 · 第 1/2 页
#
文件名
大小
操作
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
obj glbl.obj 二进制
-
不可预览
24
bin test1.bin 二进制
-
不可预览
25
bin _f_i_f_o.bin 二进制
-
不可预览
26
-
27
bin testfifo.bin 二进制
-
不可预览
28
-
29
-
30
obj testfifo.obj 二进制
-
不可预览
31
bin glbl.bin 二进制
-
不可预览
32
-
33
obj test1.obj 二进制
-
不可预览
34
-
35
-
36
obj _f_i_f_o.obj 二进制
-
不可预览
37
-
38
-
39
bin test1.bin 二进制
-
不可预览
40
bin _f_i_f_o.bin 二进制
-
不可预览
41
-
42
bin testfifo.bin 二进制
-
不可预览
43
bin glbl.bin 二进制
-
不可预览
44
-
45
-
46
exe testfifo_isim_beh.exe 二进制
-
不可预览
47
-
48
-
49
-
50
-
1 2 下一页
共 2 页 / 95 个文件

verilog source code for uart design - 源码说明

本资源「verilog source code for uart design」包含 95 个源码文件，涵盖verilog、source、design等技术领域。您可以在线预览每个文件的完整代码内容，学习相关的编程技术和实现方法。

虫虫下载站提供超过65万份免费电子技术资源，包括技术文档、源代码、电路图、PCB设计文件等，是电子工程师和嵌入式开发者的专业资源平台。