💻 verilog source code for uart design - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 trce.xmsgs
723 B
查看源码
2
📄 ngdbuild.xmsgs
367 B
查看源码
3
📄 par.xmsgs
1.18 KB
查看源码
4
📄 map.xmsgs
1.17 KB
查看源码
5
📄 xst.xmsgs
963 B
查看源码
6
📄 fuse.xmsgs
367 B
查看源码
7
📄 fifo.ngd
0 B
查看源码
8
📄 fifo_pad.csv
45.27 KB
查看源码
9
📄 fifo.prj
23 B
查看源码
10
📄 fifo.syr
17.81 KB
查看源码
11
📄 xilinxsim.ini
16 B
查看源码
12
📄 lab3.ntrc_log
784 B
查看源码
13
📄 test1.prj
24 B
查看源码
14
📄 fifo.stx
764 B
查看源码
15
📄 isimwavedata.xwv
0 B
查看源码
16
📄 testfifo_stx.prj
110 B
查看源码
17
📄 fifo_map.ngm
0 B
查看源码
18
📄 lab3.ise_ise_backup
0 B
查看源码
19
📄 test1_beh.prj
69 B
查看源码
20
📄 test1.v
835 B
查看源码
21
📄 hdllib.ref
289 B
查看源码
22
📋 glbl.h
946 B
查看源码
23
📄 glbl.obj
0 B
查看源码
24
📄 test1.bin
0 B
查看源码
25
📄 _f_i_f_o.bin
0 B
查看源码
26
📄 hdpdeps.ref
456 B
查看源码
27
📄 testfifo.bin
0 B
查看源码
28
📄 xsimtestfifo.cpp
1.96 KB
查看源码
29
📋 testfifo.h
939 B
查看源码
30
📄 testfifo.obj
0 B
查看源码
31
📄 glbl.bin
0 B
查看源码
32
📋 test1.h
924 B
查看源码
33
📄 test1.obj
0 B
查看源码
34
📄 xsimtest1.cpp
1.68 KB
查看源码
35
📋 _f_i_f_o.h
1020 B
查看源码
36
📄 _f_i_f_o.obj
0 B
查看源码
37
📄 xsim_f_i_f_o.cpp
1.7 KB
查看源码
38
📄 hdllib.ref
289 B
查看源码
39
📄 test1.bin
0 B
查看源码
40
📄 _f_i_f_o.bin
0 B
查看源码
41
📄 hdpdeps.ref
456 B
查看源码
42
📄 testfifo.bin
0 B
查看源码
43
📄 glbl.bin
0 B
查看源码
44
📄 testfifo.prj
50 B
查看源码
45
📄 fifo.unroutes
143 B
查看源码
46
📄 testfifo_isim_beh.exe
0 B
查看源码
47
📄 fifo.ncd
64 KB
查看源码
48
📄 fifo.par
6.59 KB
查看源码
49
📄 testfifo.v
1.09 KB
查看源码
50
📄 fifo.ngr
0 B
查看源码
共 2 页 / 95 个文件 | 前往 页