💻 VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9 - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 t_image_converter_0.v
4.9 KB
查看源码
2
📄 image_converter_1.v
7.62 KB
查看源码
3
📄 image_converter_baseline.v
6.16 KB
查看源码
4
📄 t_image_converter_1.v
5.49 KB
查看源码
5
📄 image_converter_2.v
17.04 KB
查看源码
6
📄 t_image_converter_baseline.v
4.91 KB
查看源码
7
📄 t_image_converter_2.v
5.49 KB
查看源码
8
📄 t_image_converter_0.v
258 B
查看源码
9
📄 image_converter_1.v
258 B
查看源码
10
📄 image_converter_baseline.v
258 B
查看源码
11
📄 t_image_converter_1.v
258 B
查看源码
12
📄 image_converter_2.v
259 B
查看源码
13
📄 t_image_converter_baseline.v
258 B
查看源码
14
📄 t_image_converter_2.v
258 B
查看源码
15
📄 image_converter_0.v
258 B
查看源码
16
📄 image_converter_0.v
7.45 KB
查看源码
17
📄 t_fifo_clock_domain_synch.v
2.6 KB
查看源码
18
📄 t_fifo_buffer.v
1.76 KB
查看源码
19
📄 ser_par_conv_32.v
1.05 KB
查看源码
20
📄 t_circular_buffers.v
783 B
查看源码
21
📄 ser_par_conv_8.v
1.03 KB
查看源码
22
📄 circular_buffer_2.v
964 B
查看源码
23
📄 t_fifo_clock_domain_synch.v
258 B
查看源码
24
📄 t_fifo_buffer.v
258 B
查看源码
25
📄 ser_par_conv_32.v
258 B
查看源码
26
📄 t_circular_buffers.v
257 B
查看源码
27
📄 ser_par_conv_8.v
258 B
查看源码
28
📄 circular_buffer_2.v
257 B
查看源码
29
📄 t_write_synch.v
257 B
查看源码
30
📄 t_ser_par_conv_32.v
257 B
查看源码
31
📄 fifo_buffer.v
258 B
查看源码
32
📄 circular_buffer_1.v
257 B
查看源码
33
📄 write_synch.v
257 B
查看源码
34
📄 t_ser_par_conv_8.v
257 B
查看源码
35
📄 t_write_synch.v
604 B
查看源码
36
📄 t_ser_par_conv_32.v
453 B
查看源码
37
📄 fifo_buffer.v
2.66 KB
查看源码
38
📄 circular_buffer_1.v
737 B
查看源码
39
📄 write_synch.v
421 B
查看源码
40
📄 t_ser_par_conv_8.v
451 B
查看源码
41
📄 add_16_pipe.v
1.15 KB
查看源码
42
📄 integrator_par.v
371 B
查看源码
43
📄 test_iir.v
1.57 KB
查看源码
44
📄 test_fir_gaussian.v
1.13 KB
查看源码
45
📄 decimator_1.v
442 B
查看源码
46
📄 decimator_2.v
447 B
查看源码
47
📄 t_decimator_1.v
893 B
查看源码
48
📄 t_decimator_2.v
895 B
查看源码
49
📄 fir_gaussian.v
1.06 KB
查看源码
50
📄 t_integrator_par.v
759 B
查看源码
共 2 页 / 74 个文件 | 前往 页