💻 verilog编写基于fpga的鉴相器模块 - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 phase_control.bdf
13.57 KB
查看源码
2
📄 phase_test.map.rpt
53.4 KB
查看源码
3
📄 phase_test.map.summary
325 B
查看源码
4
📄 phase_test.tan.summary
3.43 KB
查看源码
5
📄 phase_test.bsf
3.04 KB
查看源码
6
📄 phase_test.fit.rpt
64 KB
查看源码
7
📄 phase_test.qsf
1.78 KB
查看源码
8
📄 phase_pll.bsf
3.12 KB
查看源码
9
📄 phase_pll_bb.v
10.31 KB
查看源码
10
📄 phase_pll.v
13.58 KB
查看源码
11
📄 phase_test.flow.rpt
4.14 KB
查看源码
12
📄 phase_test.fit.summary
417 B
查看源码
13
📄 phase_counter.inc
877 B
查看源码
14
📄 phase_test.pof
0 B
查看源码
15
📄 phase_test.sim.rpt
64 KB
查看源码
16
📄 phase_test.done
26 B
查看源码
17
📄 phase_counter.bsf
2.32 KB
查看源码
18
📄 phase_test.pin
29.62 KB
查看源码
19
📄 phase_test.fit.smsg
411 B
查看源码
20
📄 phase_test.tan.rpt
64 KB
查看源码
21
🌐 phase_pll_waveforms.html
0 B
查看源码
22
📄 phase_test.vwf
32.99 KB
查看源码
23
📄 phase_test.sof
0 B
查看源码
24
📄 phase_counter_bb.v
3.63 KB
查看源码
25
📄 cntr_2ii.tdf
9.7 KB
查看源码
26
📄 phase_test.(7).cnf.hdb
0 B
查看源码
27
📄 phase_test.(7).cnf.cdb
0 B
查看源码
28
📄 phase_test.(2).cnf.hdb
0 B
查看源码
29
📄 phase_test.rtlv.hdb
0 B
查看源码
30
📄 phase_test.pre_map.hdb
0 B
查看源码
31
📄 phase_test.(6).cnf.hdb
0 B
查看源码
32
📄 phase_test.sld_design_entry.sci
0 B
查看源码
33
📄 phase_test.sgdiff.cdb
0 B
查看源码
34
📄 add_sub_nsh.tdf
4.3 KB
查看源码
35
📄 phase_test.fit.qmsg
64 KB
查看源码
36
📄 phase_test.cmp.rdb
0 B
查看源码
37
📄 phase_test.dbp
0 B
查看源码
38
📄 phase_test.sld_design_entry_dsc.sci
0 B
查看源码
39
📄 phase_test.map.logdb
4 B
查看源码
40
📄 phase_test.(0).cnf.cdb
0 B
查看源码
41
📄 phase_test.sgdiff.hdb
0 B
查看源码
42
📄 phase_test.(2).cnf.cdb
0 B
查看源码
43
📄 phase_test.map.qmsg
12.1 KB
查看源码
44
📄 phase_test.rtlv_sg.cdb
0 B
查看源码
45
📄 phase_test.(0).cnf.hdb
0 B
查看源码
46
📄 phase_test.rtlv_sg_swap.cdb
0 B
查看源码
47
📄 phase_test.(4).cnf.hdb
0 B
查看源码
48
📄 phase_test.signalprobe.cdb
0 B
查看源码
49
📄 phase_test.cmp.cdb
0 B
查看源码
50
📄 phase_test.cmp.tdb
0 B
查看源码
共 2 页 / 91 个文件 | 前往 页