This program applies Message Digest MD5 Algorithm Developed by Maimouna Al-ammar 5th year, Computer Engineering Department, University of Damascus Information and Network Security Material
标签： Algorithm Developed Al-ammar Maimouna
上传时间： 2017-08-10
上传用户：努力努力再努力
Imp java questions. very important for java interview for experienced professional more than 1 year
标签： java professional experienced important
上传时间： 2013-12-19
上传用户：894898248
本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
标签： Verilog verilog System VHDL
上传时间： 2013-10-16
上传用户：牛布牛
Each year Vishay releases thousands of new components that enable our customers to create new and superior end products. We recognize that offering unique component solutions helps improve the performance of next-generation devices, overcome technical barriers, and create new markets.
上传时间： 2013-12-14
上传用户：ming529
Features: High efficiency, high reliability, low cost AC input range selected by switch 100% full load burn-in test Protections: Short circuit / Over load Fixed switching frequency at 25KHz Cooling by free air convection 1 year warranty Dimensions: 199*98*38mm (L*W*H)
标签： Switchin Output Single SKS
上传时间： 2013-10-30
上传用户：taa123456
SHUZIZHONG显示电路 源程序如下： #include <reg51.h>#include <intrins.h> unsigned char data dis_digit; unsigned char code dis_code[]={ 0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x77,0x7c,0x39,0x5e,0x79,0x71};unsigned char data dis_buf[16];unsigned char data dis_index;char hour,min,sec,wang,year,mouth,day;unsigned char sec100;
上传时间： 2013-11-24
上传用户：fdmpy
微控制器( MCU) 破解秘笈之中文有删节版 前言2/71 摘要5/71 除外责任5/71 第一章 简介 6/71 第二章 背景知识 7/71 2.1 硅芯片安全措施的演变 7/71 2.2 存储器的种类14/71 2.3 安全保护的类型 15/71 第三章 破解技术 18/71 3.1 简介 18/71 3.1.1 保护等级18/71 3.1.2 攻击种类19/71 3.1.3 攻击过程20/71 3.2 非侵入式攻击 20/71 3.3 侵入式攻击21/71 3.4 半侵入式攻击 22/71 第四章 非侵入式攻击23/71 4.1 含糊与安全23/71 4.2 时序攻击24/71 4.3 穷举攻击24/71 4.4 功耗分析25/71 4.5 噪声攻击28/71 4.5.1 时钟噪声攻击 29/71 4.5.2 电源噪声攻击 30/71 4.6 数据保持能力分析 30/71 4.6.1 低温下SRAM的数据保持能力30/71 4.6.2 非易失存储器的数据保持能力 33/71 第五章 侵入式攻击 38/71 5.1 样品的准备38/71 5.1.1 打开封装38/71 5.1.2 逆向处理40/71 5.2 反向工程 41/71 5.2.1 使用光学图像来重建版图41/71
上传时间： 2013-10-23
上传用户：ikemada
特点 精确度0.1%满刻度 ±1位数 显示范围-19999-99999可任意规划 可直接量测直流电流/直流电压,无需另接辅助电源 尺寸小(24x48x50mm),稳定性高 分离式端子,配线容易 CE 认证 2.主要規格 辅助电源: None 精确度: 0.1% F.S. ±1 digit(1-100%F.S.) 输入抗阻 : >100Mohm(<2V range) >2Mohm(<2Vrange) < 0.25VA(current ranges) < 1000Vrms(>54V ranges) 最大过载能力: < 150Vrms(<54V ranges)
上传时间： 2013-10-08
上传用户：tiantwo
12864液晶时钟显示程序 LCD 地址变量 ;**************变量的定义***************** RS BIT P2.0 ;LCD数据/命令选择端(H/L) RW BIT P2.1 ;LCD读/写选择端(H/L) EP BIT P2.2 ;LCD使能控制 PSB EQU P2.3 RST EQU P2.5 PRE BIT P1.4 ;调整键(K1) ADJ BIT P1.5 ;调整键(K2) COMDAT EQU P0 LED EQU P0.3 year DATA 18H ;年,月,日变量 MONTH DATA 19H DATE DATA 1AH WEEK DATA 1BH HOUR DATA 1CH ;时,分,秒,百分之一秒变量 MIN DATA 1DH SEC DATA 1EH SEC100 DATA 1FH STATE DATA 23H LEAP BIT STATE.1 ;是否闰年标志1--闰年，0--平年 KEY_S DATA 24H ;当前扫描键值 KEY_V DATA 25H ;上次扫描键值 DIS_BUF_U0 DATA 26H ;LCD第一排显示缓冲区 DIS_BUF_U1 DATA 27H DIS_BUF_U2 DATA 28H DIS_BUF_U3 DATA 29H DIS_BUF_U4 DATA 2AH DIS_BUF_U5 DATA 2BH DIS_BUF_U6 DATA 2CH DIS_BUF_U7 DATA 2DH DIS_BUF_U8 DATA 2EH DIS_BUF_U9 DATA 2FH DIS_BUF_U10 DATA 30H DIS_BUF_U11 DATA 31H DIS_BUF_U12 DATA 32H DIS_BUF_U13 DATA 33H DIS_BUF_U14 DATA 34H DIS_BUF_U15 DATA 35H DIS_BUF_L0 DATA 36H ;LCD第三排显示缓冲区 DIS_BUF_L1 DATA 37H DIS_BUF_L2 DATA 38H DIS_BUF_L3 DATA 39H DIS_BUF_L4 DATA 3AH DIS_BUF_L5 DATA 3BH DIS_BUF_L6 DATA 3CH DIS_BUF_L7 DATA 3DH DIS_BUF_L8 DATA 3EH DIS_BUF_L9 DATA 3FH DIS_BUF_L10 DATA 40H DIS_BUF_L11 DATA 41H DIS_BUF_L12 DATA 42H DIS_BUF_L13 DATA 43H DIS_BUF_L14 DATA 44H DIS_BUF_L15 DATA 45H FLAG DATA 46H ;1-年，2-月，3-日，4-时，5-分，6-秒，7-退出调整。 DIS_H DATA 47H DIS_M DATA 48H DIS_S DATA 49H
上传时间： 2013-11-09
上传用户：xingisme
本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
标签： Verilog verilog System VHDL
上传时间： 2014-03-03
上传用户：zhtzht
