vhdl verilog
共 6 篇文章
vhdl verilog 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 6 篇文章，持续更新中。
verilog hdl 夏宇闻数字逻辑设计
复杂数字逻辑系统的VerilogHDL 设计技术和方法
FPU加法器的设计与实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文
基于FPGA的MSK调制器设计与实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">介绍了MSK信号的优点，并分析了其实现原理，提出一种MSK高性能数字调制器的FPGA实现方案；采用自顶向下的设计思想，将系统分成串/并变换器、差分编码器、数控振荡器、移相器、乘法电路和加法电路等6大模块，重点论述了串/
数字集成电路设计Digital Integrated Circuit Design
<p>
</p>
<div>
This unique guide to designing digital VLSI circuits takes a top-down approach, reflecting the natureof the design process in industry. Starting with architecture design, the bo
多功能数字钟的VHDL设计
多功能数字钟的VHDL设计
数电Verilog相关课件
数电Verilog相关课件