Verilog HDL编写的CPU模型
Verilog HDL编写的CPU模型，很经典，比较通用...
verilog技术资料
📦 资源总数：4703
💻 源代码：10000
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
🔥 verilog热门资料
查看全部4703个资源 »verilog ADPLL file with testbench.v
verilog ADPLL file with testbench.v...
SOURCE INSIGHT的verilog语法插件
SOURCE INSIGHT的verilog语法插件，SOURCE INSIGHT支持自动完成等功能，是一个不错的硬件语言编辑分析器...
verilog实现电子时钟模块
verilog实现电子时钟模块，输入60Hz时钟信号和复位，输出时分秒，共6位，每位7段输出用于驱动...
Viterbi算法的Verilog源代码。
Viterbi算法的Verilog源代码。...
💻 verilog源代码
查看更多 »📂 verilog资料分类