VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
verilog参考手册,可以查找相应的函数,很好用。...
👤 lili123
⬇️ 104 次下载
用verilog语言编写,一个8-bit ALU,可以完成按字节的+、-和与、或、非操作...
👤 妄想演绎师
⬇️ 166 次下载
lms的verilog代码,我找了好久在才找的的,好东西,大家一起学习...
👤 wuyuying
⬇️ 176 次下载
verilog 串口接收程序,在ACTEL Fusion FPGA上实验成功 和大家一起分享!^_^...
👤 xc216
⬇️ 25 次下载
DES encryption for verilog program...
👤 日光微澜
⬇️ 53 次下载