📚 verilog技术资料

📦 资源总数：3077
📄 技术文档：2
💻 源代码：19564
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

🔥 verilog热门资料

查看全部3077个资源 »

减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器...

📅 👤 zycidjl
Verilog 计数器 HDL 减

📄 verilog技术文档

查看更多 »
📄
verilog hdl教程135例:verilog hdl语言类似于C语言
verilog hdl 135
📄
verilog hdl教程135例:verilog hdl语言类似于C语言
verilog hdl 135

💻 verilog源代码

查看更多 »
💻
verilog-perl.pod
💻
verilog实现序列10010检测.txt
💻
verilog.log
💻
verilog.log
💻
verilog.log
💻
(0651)verilog hdl硬件描述语言.txt
📂 verilog资料分类
🔥 热门资料 查看最受欢迎的资源 📄 技术文档 技术手册与Datasheet 💻 源代码 程序代码与工程文件 📚 全部资料 3077 个资源