verilog

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
3,086
源代码
6,383

verilog 热门资料

查看全部 3,086 份 →

本设计主要是研究了基于FPGA设计和开发的Verilog HDL的实验内容，包括了基础实验和综合实验。基础实验包含流水灯、数码管动态显示、表决器、四路抢答器、同步复位和异步复位、十六位键盘按键扫描、RS-232协议收发数据七个实验，综合实验...

2023-02-14 5 verilog

cordic算法的Verilog实现，实现将IQ两路转换为幅度支路和相位之路。带有testbench。测试可用。

2023-02-26 1 verilog

verilog 编写的 PCI的底层源码，不是调用IPcore，移植方便，可以再任意FPGA上使用。

2023-03-03 5 verilog

CAN总线协议的verilog源码，可以在ALTERA/Xilinx平台上编译，换平台时请注意修改define。

2023-03-09 4 verilog

verilog 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog