📦
Verilog HDL实验指导 - 免费下载
技术资料资源
文件大小:7340 K
📋 资源详细信息
💡 温馨提示:本资源由用户 突破自我 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
📄 资源简介
本设计主要是研究了基于FPGA设计和开发的Verilog HDL的实验内容,包括了基础实验和综合实验。基础实验包含流水灯、数码管动态显示、表决器、四路抢答器、同步复位和异步复位、十六位键盘按键扫描、RS-232协议收发数据七个实验,综合实验包含交通灯、数字计算器、SPI总线设计、LCD显示与抢答器的综合、基于Verilog数字时钟的设计五个实验。
💾
立即下载此资源
💡 提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
📖 资源说明
📥 下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
📦 使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
🎁 积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →