虫虫虫开发者社区

上传资源

verilog

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,086 份资源

源代码 6,383

verilog 热门资料

查看全部 3,086 份 →

PDF文档

system verilog 的好例子 system verilog 的好例子

system verilog 的好例子 system verilog 的好例子...

66 次下载

PDF文档

verilog lcd1602显示

基于verilog的lcd1602显示基于verilog的lcd1602显示基于verilog的lcd1602显示...

27 次下载

PDF文档

Cadence guide for verilog

Cadence guide for verilog...

175 次下载

PDF文档

AGC verilog实现

verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。...

31 次下载

PDF文档

Verilog HDl代码

Verilog HDl代码，学习一颗看一下...

113 次下载

PDF文档

Verilog HDL程序

Verilog HDL程序，对硬件开发有兴趣或需要的朋友赶快down下来...

192 次下载

PDF文档

Verilog DHL教程

Verilog DHL教程...

111 次下载

PDF文档

Verilog HDL设计

完整的设计资料，可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次...

9 次下载

verilog 源代码

查看全部 6,383 份 →

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]