verilog learning

中文版Verilog HDL简明教程第1章简介第2章 HDL指南第3章 Verilog语言要素第4章表达式第5章门电平模型化

中文版Verilog HDL简明教程第1章简介第2章 HDL指南第3章 Verilog语言要素第4章表达式第5章门电平模型化

标签： Verilog HDL 简明教程电平

上传时间： 2015-05-22

上传用户：无聊来刷下
用Verilog HDL 语言编写的播放梁祝的程序

用Verilog HDL 语言编写的播放梁祝的程序

标签： Verilog HDL 语言编写

上传时间： 2015-05-24

上传用户：zuozuo1215
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

标签： Verilog FPGA HDL 接口

上传时间： 2014-08-12

上传用户：ayfeixiao
Verilog在maxpuls2下开发的电梯控制器的文档（包括代码）

Verilog在maxpuls2下开发的电梯控制器的文档（包括代码），其中说明十分详尽

标签： maxpuls2 Verilog 电梯控制器文档

上传时间： 2015-05-26

上传用户：ouyangtongze
How to Think Like a Computer Scientist Learning with Python 学习linux下Python脚本的必备书籍

How to Think Like a Computer Scientist Learning with Python 学习linux下Python脚本的必备书籍

标签： Python Scientist Computer Learning

上传时间： 2014-10-29

上传用户：heart520beat
这是一个rs译码器的verilog程序运行于quatus

这是一个rs译码器的verilog程序运行于quatus

标签： verilog quatus 译码器程序

上传时间： 2015-05-31

上传用户：mikesering
这个是用VERILOG做的一个8位功能很弱的CPU

这个是用VERILOG做的一个8位功能很弱的CPU

标签： VERILOG CPU 8位

上传时间： 2014-11-23

上传用户：wangchong
UART verilog hdl 实现

UART verilog hdl 实现

标签： verilog UART hdl

上传时间： 2014-01-11

上传用户：PresidentHuang
FIR滤波器的verilog实现

FIR滤波器的verilog实现，实现6级流水线的程序设计。

标签： verilog FIR 滤波器

上传时间： 2015-06-02

上传用户：sjyy1001
verilog shi 实现的加法器（8位）适用于初学asic

verilog shi 实现的加法器（8位）适用于初学asic

标签： verilog asic shi 8位

上传时间： 2015-06-02

上传用户：一诺88