用verilog语言编写的看门狗模块modulewdt 用verilog语言编写的看门狗模块modulewdt... 👤 jjj0202 ⬇️ 183 次下载 modulewdt verilog 语言 编写
用verilog编写的高速8路并行dds模块 用verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。... 👤 ruan2570406 ⬇️ 96 次下载 verilog dds 8路 编写
sram读模块基于FPGA的实现 verilog源代码 sram读模块基于FPGA的实现 verilog源代码... 👤 ma1301115706 ⬇️ 150 次下载 verilog sram FPGA 模块