VHDL实现数字时钟
VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释...
vHDL技术资料
📦 资源总数：6273
💻 源代码：10000
VHDL，作为硬件描述语言的佼佼者，在数字电路设计与验证中扮演着至关重要的角色。它不仅支持从系统级到门级的多层次抽象描述，还具备强大的仿真和综合能力，广泛应用于FPGA、ASIC等复杂系统的开发。掌握VHDL对于提升工程师的设计效率及产品质量至关重要。本站提供4888个精选VHDL资源，涵盖教程、实例代码及项目案例，助力您快速成长为数字逻辑设计领域的专家。
🔥 vHDL热门资料
查看全部6273个资源 »mips prcessor in Verilog and vhdl
mips prcessor in Verilog and vhdl...
fifo vhdl源程序
fifo vhdl源程序...
串uart的vhdl
串uart的vhdl，verilog，lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)\uart 源码 (Verilog)\uart 源码 (VHDL)\uart16550.tar...
VHDL计数器
VHDL计数器...
💻 vHDL源代码
查看更多 »📂 vHDL资料分类