v-hdl
v-HDL是一种高级硬件描述语言，专为复杂数字系统设计而生，广泛应用于FPGA开发、ASIC设计等领域。它以强大的逻辑描述能力和高度的可读性著称，是现代电子工程师不可或缺的技能之一。掌握v-HDL不仅能够提升您的电路设计效率，还能帮助您构建更加灵活高效的数字系统。本站提供1798个精选v-HDL资源...
资源总数
500
v-hdl 全部资料 500 份
Verilog-HDL实践与应用系统设计
本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法，在后四章，以应用系统为例详细讲解了系统设计的全过程。书中的全...
2022-07-11
3
Cadence Concept HDL & Allegro 原理 图与 PCB 设计
Cadence PSD 15.0 是 Cadence 公司推出的功能强大的 EDA 开发工具包，它提供了从原理图设计输入、 分析，PCB 设计、PCB 制造文件输出等一整套工具。 本书立足于工程实践，结合作者多年的工作经验，系统地介绍了...
2022-07-23
4
Verilog HDL Synthesis, A Practical Primer
·Verilog HDL Synthesis, A Practical Primer
2023-05-23
3
基于Verilog+HDL出租车计费系统
利用Verilog HDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性.源程序经MAX+PLUS...
2023-03-12
9
基于HDL的FPGA设计流程概述
FPGA设计流程指南 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。 编写本流程的目的是： z 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 z 形成风格良好和完整的文档。 z...
2023-03-22
7
基于Verilog HDL的I2C总线分析器
提出了采用Verilog HDL 设计I2C 总线分析器的方法，该I2C 总线分析器支持三种不同的工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总体框架分析，分模块输入，
2024-01-19
9
Testbench对HDL模块进行功能仿真
本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典！！
2024-03-03
7