简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁...
v-hdl技术资料
📦 资源总数：1798
📄 技术文档：1
💻 源代码：435258
v-HDL是一种高级硬件描述语言，专为复杂数字系统设计而生，广泛应用于FPGA开发、ASIC设计等领域。它以强大的逻辑描述能力和高度的可读性著称，是现代电子工程师不可或缺的技能之一。掌握v-HDL不仅能够提升您的电路设计效率，还能帮助您构建更加灵活高效的数字系统。本站提供1798个精选v-HDL资源，涵盖从基础教程到进阶实例的全方位学习资料，助您快速成长为v-HDL高手。
🔥 v-hdl热门资料
查看全部1798个资源 »用v-hdl写的基于fpga的串口驱动程序希望对大家有帮助
用v-hdl写的基于fpga的串口驱动程序希望对大家有帮助...
本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v)
本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。...
用HDL语言编写
用HDL语言编写，实现自动售货机基本功能，含设计报告和.V文件。...
Verlog HDL 写得一款32路方波发生器
Verlog HDL 写得一款32路方波发生器，例子是4路可以自己加，相位可调，频率可调，占空比可调。具体参见readme.doc.此处只提供了源码包含顶层模块sgs32.v 子模块dds.v和pll设置模块altp.v及波形驱动文件...
📄 v-hdl技术文档
查看更多 »💻 v-hdl源代码
查看更多 »📂 v-hdl资料分类