使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。
上传时间: 2013-12-08
上传用户:yuanyuan123
使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。和上一个文件razzle差不多,但是产生的效果不一样。
上传时间: 2014-01-17
上传用户:csgcd001
up3开发板上的时钟控制源代码文件,VHDl编写
上传时间: 2014-01-06
上传用户:hoperingcong
在up3开发板上已经验证过的VHDL代码。 精确到十分之一秒,具有闹钟,整点报时, 时间可重新设置等功能,在LCD1602上显示。 绝对推荐,比网上其他类似代码功能要全而且经过验证。
上传时间: 2013-12-16
上传用户:从此走出阴霾
采用vhdl语言编写的up3开发板电子钟程序。在quartus中编译完成。
上传时间: 2014-01-10
上传用户:Breathe0125
用vhdl开发的up3 clock,可以在up3的led上显示24小时制时分秒
上传时间: 2016-08-01
上传用户:ynsnjs
在up3开发板上已经验证过的VHDL代码。精确到十分之一秒,具有闹钟,整点报时,时间可重新设置等功能,在LCD1602上显示。绝对推荐,比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取up3开发板上的实时时钟芯片的时间的,当然也可以通过I2C对时钟芯片进行设置.
上传时间: 2016-08-25
上传用户:zxc23456789
this a pack include source code for quartus 2. It is an implementation of the LC2. The LC-2 computer is described in Introduction to Computing Systems from Bits & Gates to C & Beyond by Yale Patt and Sanjay Patel, McGraw Hill, 2001. The LC2 model can be run as a simulation or downloaded to the up3 in a larger model, TOP_LC2 that adds video output. Push buttons reset and single step the processor and a video output display of registers is generated. This state machine VHDL-based model of the LC-2 includes all source files. Currently compiled for a Cyclone EP1C6Q240 FPGA.
标签: implementation include quartus source
上传时间: 2013-12-25
上传用户:坏坏的华仔
利用Nios Ⅱ软核处理器,以Altera公司的up3开发板为硬件平台,以Quartus II、Quartus ID为软件开发平台,设计一个电子钟,实现下列系统功能: (1)在液晶屏上显示时间、日期、状态提示; (2)利用4个按键对时间(时分秒)、日期(年月日)进行设置; (3)利用一个LED灯指示当前设置状态;
上传时间: 2014-01-09
上传用户:cx111111