systemverilog 技术资料

系统级验证与设计必备语言，涵盖语法、断言及测试平台构建，可直接用于生产环境的模块开发与验证流程。适合从事芯片验证和RTL设计的工程师快速上手。

这是一本外国关于system verilog的学习教程。

·SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extens…

Comparison of VHDL Verilog and SystemVerilog

systemverilog 绿皮书 英文版

都是些systemverilog的小程序，完整的小程序，程序后面有仿真的结果，方便大家学习，是不错的验证入门资料。

本文是介绍systemverilog的入门读物，里面用简短的语言讲述了该语言的语法和用法，非常适合初学者。

systemverilog 与功能验证，适合IC验证人员学习和使用，一本不错的学习教材。

systemverilog编写的fifo例子

systemverilog语言介绍文档，供初学者学习。