搜索:synthesis
找到约 117 项符合「synthesis」的查询结果
结果 117
按分类筛选
- 全部
- 技术资料 (35)
- VHDL/FPGA/Verilog (12)
- 其他书籍 (11)
- 可编程逻辑 (5)
- 其他 (4)
- 电子书籍 (4)
- 教程资料 (4)
- 系统设计方案 (4)
- matlab例程 (3)
- 软件设计/软件工程 (3)
- 其他嵌入式/单片机内容 (3)
- 学术论文 (2)
- 技术书籍 (2)
- 嵌入式/单片机编程 (2)
- 微处理器开发 (2)
- VIP专区 (2)
- 书籍 (1)
- 教程 (1)
- 论文 (1)
- 笔记 (1)
- 单片机编程 (1)
- DSP编程 (1)
- 操作系统开发 (1)
- 软件工程 (1)
- allegro (1)
- Genesis (1)
- Mentor (1)
- Modem编程 (1)
- 编译器/解释器 (1)
- Java编程 (1)
- 文件格式 (1)
- 数学计算 (1)
- 通讯编程文档 (1)
- 单片机开发 (1)
- BREW编程 (1)
https://www.eeworm.com/dl/921106.html
技术资料
Logic Synthesis with Synopsys
Logic Synthesis with Synopsys
https://www.eeworm.com/dl/647/296873.html
嵌入式/单片机编程
A Guide To Digital Design And Synthesis
A Guide To Digital Design And Synthesis
https://www.eeworm.com/dl/665/442507.html
matlab例程
Numerical Text to Speech Synthesis
Numerical Text to Speech Synthesis
https://www.eeworm.com/dl/542/474479.html
其他书籍
VHDL for synthesis for vhdl coding ....
VHDL for synthesis for vhdl coding ....
https://www.eeworm.com/dl/1002203.html
技术资料
FPGA-Synthesis-with-Synplify
基于Synplify Pro工具的FPGA综合实践指南,采用先进的逻辑综合算法与优化策略,提升设计性能与资源利用率。涵盖时序分析、约束设置及多平台兼容性实现,适用于高速数字系统开发。
https://www.eeworm.com/dl/fpga/doc/18686.html
教程资料
FPGA Synthesis with the Synplify Pro Tool
FPGA Synthesis with the Synplify Pro Tool
https://www.eeworm.com/dl/allegro/20115.html
allegro
State Machine Coding Styles for Synthesis
 
本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点,Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth ...
https://www.eeworm.com/dl/Genesis/20140.html
Genesis
Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式,对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助,原文时针对Synopsys的综合软件论述的,但对所有综合软件,都有普遍的借鉴意义
https://www.eeworm.com/dl/kbcluoji/40134.html
可编程逻辑
State Machine Coding Styles for Synthesis
 
本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点,Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth ...
https://www.eeworm.com/dl/kbcluoji/40143.html
可编程逻辑
Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式,对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助,原文时针对Synopsys的综合软件论述的,但对所有综合软件,都有普遍的借鉴意义