synopsys
共 82 篇文章
synopsys 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 82 篇文章，持续更新中。
使用synopsys的基本步骤
使用synopsys的基本步骤，综合工具的使用说明，有用的好东西
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持
1)Learn more about the capabilities in Quartus: 2)Learn to use different design entry techniques 2
1)Learn more about the capabilities in Quartus:
2)Learn to use different design entry techniques
2)Design entry methods available within Quartus Text editor,Block diagram/schematic file editor,
Qua
Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. T
Designing a synchronous finite state machine (FSM) is a common task for a digital
logic engineer. This paper discusses a variety of issues regarding FSM design using
Synopsys Design Compiler. Veril
Synopsys 公司的DW8051源代码
Synopsys 公司的DW8051源代码，用verilog编写的，代码很完整，可以仿真，对采用8051核做嵌入式的人很有帮助
Guide to HDL Coding Styles for Synthesis
<p>
<span style="color: rgb(68, 68, 68); font-family: Simsun; background-color: rgb(241, 242, 245); ">这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴
synopsys公司的专家讲解如何用systemverilog写testbence来验证rtl代码
synopsys公司的专家讲解如何用systemverilog写testbence来验证rtl代码
MCU_8051的Synopsys
MCU_8051的Synopsys，到现在，我还没有用过
synopsys DC中文教程（ppt）
synopsys DC中文教程（ppt）
Verilog and VHDL状态机设计
Verilog and VHDL状态机设计，英文pdf格式
State machine design techniques for Verilog and VHDL
Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task
synopsys icc 使用参考脚本
synopsys icc 使用参考脚本
synopsys DC FRQ 最流行的综合工具
synopsys DC FRQ
最流行的综合工具
名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写
名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持
可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具
一种8位单片机中ALU的改进设计
<P>文章提出了一种精简指令集8 位单片机中, 算术逻辑单元的工作原理。在此基础上, 对比传统PIC 方案、以及在ALU 内部再次采用流水线作业的332 方案、44 方案, 并用Synopsys 综合工具实现了它们。综合及仿真结果表明, 根据该单片机系统要求, 44 方案速度最高, 比332 方案可提高43.9%, 而面积仅比最小的332 方案增加1.6%。在分析性能差异的根本原因之后, 阐明了该
State Machine Coding Styles for Synthesis
<p>
</p>
<div>
<span style="background-color: rgb(241, 242, 245); color: rgb(68, 68, 68); font-family: Simsun; ">本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，</span>Steve Golson's 1994 paper, "S
State Machine Coding Styles for Synthesis
<p>
</p>
<div>
<span style="background-color: rgb(241, 242, 245); color: rgb(68, 68, 68); font-family: Simsun; ">本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，</span>Steve Golson's 1994 paper, "S
可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具
Quartus II 6.0.rar
6.0版的Quartus? II软件包括了由FPGA供应商提供的第一款时序分析工具TimeQuest时序分析仪，为业界标准Synopsys设计约束（SDC）时序格式提供自然、全面的支持。这一最新版本还包括扩展的团队设计功能，能够有效管理高密度设计团队之间的协作。这些改进迎合了当今高密度90nm的设计要求，同时为满足客户对更高密度FPGA的需求以及Altera发展下一代65nm产品系列打下了基础。
高级ASIC芯片综合
·【内容简介】本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM(超深亚微米)工艺的完整ASIC设计流程的设计方法进行了深入的探讨。.本书的重点是使用Synopsys32具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫