对于CPLD、FPGA和HardCopy? ASIC设计，Quartus? II软件10.1是业界性能和效能首屈一指的软件，现在可以下载。这一最新版软件引入了Qsys，它是功能强大的系统集成新工具。在Quartus II订购版软件10.1中以beta版的形式提供Qsys，它提高了系统开发速度，支持设计重用，从而缩短了FPGA设计过程，减轻了工作量。
上传时间： 2013-07-24
上传用户：eeworm
ISE® 12 软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的 IP 支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。
上传时间： 2013-05-15
上传用户：eeworm
在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和演进，可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外，赛灵思还在 ISE 12 套件中采用了大量软件基础架构，并改进了设计方法，从而不仅可缩短运行时间，提高系统集成度，而且还能在最新一代器件产品系列和目标设计平台上扩展 IP 互操作性
上传时间： 2013-04-15
上传用户：eeworm
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite（北京市电子设计竞赛指定软件）
上传时间： 2013-05-20
上传用户：eeworm
简单的高速接口，FPGA和高速AD的接口编程-Simple high-speed
上传时间： 2013-07-21
上传用户：eeworm
"该软件提供了用户谁想要换行文本（插入一个回车）由单词数字符数，或通过与字检测的字符数，一个解决方案。只需添加拖放"
上传时间： 2013-05-17
上传用户：eeworm
ABEL设计软件是一种高级编译型可编程逻辑设计软件， 只需要输入符合语法规定的逻辑描述，就能设计各种不同类型 的PLD器件。这种软件可以对用户的逻辑设计进行语法检查、 逻辑化简、自动生成符合标准的JEDEC文件（“．JED”文件）， 还能将用户的设计要求与所选器件的功能相结合，分析检查用 户的设计目的是否切实可行，目前已经成为国际通用的PLD辅 助设计软件之一。
上传时间： 2013-07-24
上传用户：eeworm
?开发GAL/PAL的软件，DOS界面进行行为级仿真，判断设计的可行性，验证模块的功能和设计的debug。然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果，验证测试级别。
上传时间： 2013-04-15
上传用户：eeworm
Actel Corporation Libero 集成设计环境(IDE) 为 FPGA 设计。新版本提供 SmartDesign, 使用户设计在一个更高的水平抽象。新工具随员支持所有Actel 的FPGAs, 包括并且基于闪光的, 低功率ProASIC3 和5 微瓦特Actel 园屋顶的小屋FPGAs, 单片Actel 融合PSC (可编程序的系统芯片)
上传时间： 2013-07-09
上传用户：eeworm
UltraEdit是能够满足你一切编辑需要的编辑器。UltraEdit是一套功能强大的文本编辑器,可以编辑文本、十六进制、ASCII码,可以取代记事本,内建英文单字检查、C++及VB指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。软件附有HTML标签颜色显示、搜寻替换以及无限制的还原功能,一般大家喜欢用其来修改EXE或DLL文件。
上传时间： 2013-05-22
上传用户：eeworm
