AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。...
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。...
郑亚民版的可编程逻辑器件开发软件quatus ii里的一些例程,对初学者很有帮助。...
实现UART的部分,代码部分,使用quatus2来实现...
VerilogHDL 描述的IIC工程,包含了整个工程文件,在Quatus平台上实现。...
MATLAB辅助设计数字滤波器源代码,QUATUS II 实现!...