制作此教程的目的旨在学习, 网上也有很多讲的比较好的教程,此做并不是想跟他们比什么,希望此教程能对大家学习有所帮助。每个教程讲的内容不尽相同,希望此教程能够帮助大家快速学习Alitum Designer、PADS 和Cadence。
上传时间: 2014-01-14
上传用户:q986086481
绝对有用的资料
上传时间: 2013-10-21
上传用户:ardager
一般规则 元器件放置 . 信号走线 电源 地线 晶振
上传时间: 2013-10-18
上传用户:dvfeng
Altium Designer下的封装库,整个库都是项目的积累,所有元件都通过项目测试,可靠快捷。此刻上传,奉献给大家,希望能不让更多的人受益。。。
上传时间: 2013-11-12
上传用户:tfyt
Silicon Motion, Inc. has made best efforts to ensure that the information contained in this document is accurate andreliable. However, the information is subject to change without notice. No responsibility is assumed by SiliconMotion, Inc. for the use of this information, nor for infringements of patents or other rights of third parties.Copyright NoticeCopyright 2002, Silicon Motion, Inc. All rights reserved. No part of this publication may be reproduced, photocopied,or transmitted in any form, without the prior written consent of Silicon Motion, Inc. Silicon Motion, Inc. reserves theright to make changes to the product specification without reservation and without notice to our users
标签: GUIDELINES LAYOUT 320 PCB
上传时间: 2014-12-24
上传用户:zhaistone
Advancements in board assembly, pcb layout anddigital IC integration have produced a new generationof densely populated, high performance systems. Theboard-mounted point-of-load (POL) DC/DC power suppliesin these systems are subject to the same demandingsize, high power and performance requirements asother subsystems. The rigorous new POL demands aredifficult to meet with traditional controller or regulatorICs, or power modules.
上传时间: 2014-12-24
上传用户:lbbyxmraon
The ISO7220 and ISO7221 are dual-channel digital isolators. To facilitate pcb layout, the channels are orientedin the same direction in the ISO7220 and in opposite directions in the ISO7221. These devices have a logic inputand output buffer separated by TI’s silicon-dioxide (SiO2) isolation barrier, providing galvanic isolation of up to4000 V. Used in conjunction with isolated power supplies, these devices block high voltage, isolate grounds, andprevent noise currents on a data bus or other circuits from entering the local ground and interfering with ordamaging sensitive circuitry.
上传时间: 2013-10-24
上传用户:hbsunhui
1 无线射频,手机电路,电视家电,信号处理,电源电路等电路图应有尽有。 2 PCB使用教程,PCB使用技巧,PCB布线规则,pcb layout经验资料丰富精彩。 3 各类电子课件,电子教材,测量仪表,嵌入式技术,制造技术收藏资料。 4 IC中文资料,IC datasheet,规则标准, 网上查不到,这里找的到。
上传时间: 2013-11-11
上传用户:kangqiaoyibie
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可更改?若能更改,则必须要满足什么条件下更改?生成的约束文件中,ADDR,data之间是否能调换? 2、对DDR2数据、地址和控制线路的匹配要注意些什么?通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配,哪种匹配方式更好? 3、V4中,pcb layout时,DDR2线路阻抗单端为50欧,差分为100欧?Hyperlynx仿真时,那些参数必须要达到那些指标DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM内存条,能否降速使用?比如降速到DDR2-400或更低频率使用? 5、板卡上有SODIMM的插座,又有8片内存颗粒,则物理上两部分是连在一起的,若实际使用时,只安装内存条或只安装8片内存颗粒,是否会造成信号完成性的影响?若有影响,如何控制? 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用,构成一个(max:8GB)的DDR2单元?若能,则布线阻抗和FPGA的DCI如何控制?地址和控制线的TOP图应该怎样? 7、DDR2和FPGA(VREF pin)的参考电压0.9V的实际工作电流有多大?工作时候,DDR2芯片是否很烫,一般如何考虑散热? 8、由于多层板叠层的问题,可能顶层和中间层的铜箔不一样后,中间的夹层后度不一样时,也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层?
上传时间: 2013-10-12
上传用户:han_zh
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划,并可透过FSP做系统化的设计规划,同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement,借由整合式的界面以减少重复在design及pcb layout的测试及修正的过程及沟通时间,甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件,而这些零件可直接使用PCB内的包装,预先让我们同步规划FPGA设计及在PCB的placement。
标签: Allegro Planner System FPGA
上传时间: 2013-11-06
上传用户:wwwe