nc-Verilog

Quick Reference for Verilog HDL

Quick Reference for Verilog HDL

标签： Reference Verilog Quick HDL

上传时间： 2016-02-08

上传用户：时代电子小智
第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念第二章 Verilog HDL设计方法概述第三章 Verilog HDL的基本语法第四章不同抽象级别的Verilog HDL模型

第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念第二章 Verilog HDL设计方法概述第三章 Verilog HDL的基本语法第四章不同抽象级别的Verilog HDL模型第五章基本运算逻辑和它们的Verilog HDL模型第六章运算和数据流动控制逻辑第七章有限状态机和可综合风格的Verilog HDL

标签： Verilog HDL 数字信号处理基本概念

上传时间： 2016-02-08

上传用户：ardager
非常号的Verilog HDL教学源码

非常号的Verilog HDL教学源码，大家多

标签： Verilog HDL 源码

上传时间： 2014-01-06

上传用户：plsee
pci接口的verilog原代码,定义了pci接口所需要的全部引脚

pci接口的verilog原代码,定义了pci接口所需要的全部引脚

标签： pci verilog 接口代码

上传时间： 2016-02-11

上传用户：jeffery
QVGA的Timing verilog 描述

QVGA的Timing verilog 描述

标签： verilog Timing QVGA

上传时间： 2016-02-11

上传用户：Avoid98
verilog行为建模PDF中文版本 verilog行为建模PDF中文版本

verilog行为建模PDF中文版本 verilog行为建模PDF中文版本

标签： verilog 建模版本

上传时间： 2014-01-27

上传用户：daguda
verilog结构PDF中文版本 verilog结构PDF中文版本

verilog结构PDF中文版本 verilog结构PDF中文版本

标签： verilog 版本

上传时间： 2016-02-11

上传用户：semi1981
用Verilog编写crc校验码

用Verilog编写crc校验码，包括8位，12位，16位，32位，非常实用

标签： Verilog crc 编写校验码

上传时间： 2016-02-11

上传用户：asddsd
Synchronous read write RAM verilog。经过modelsim se仿真。

Synchronous read write RAM verilog。经过modelsim se仿真。

标签： Synchronous modelsim verilog write

上传时间： 2013-12-19

上传用户：zhenyushaw
Content Addressable Memory 的verilog源代码。经过modelsim仿真。

Content Addressable Memory 的verilog源代码。经过modelsim仿真。

标签： Addressable modelsim Content verilog

上传时间： 2013-12-31

上传用户：czl10052678