用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真
用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真...
用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真...
基于MUXPLUS2的VHDL程序,实现音乐播放,...
vhdl实现的计数器,可以从0记到999,该代码使用模块化设计思想,开发工具muxplus2...
用EDA开发板实现的24小时计数时钟,编程环境为MUXPLUS2....
用VHDL语言实现通用计算器设计,MUXPLUS2软件仿真验证...