VHDL,Verilog,System verilog比较
本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别As the number of enhancements to vario...
本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别As the number of enhancements to vario...
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim...
DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。...
本文为verilog的源代码...
Verilog编码与综合中的非阻塞性赋值...
8位RISC CPU的VERILOG编程 SOURCECODE...
Verilog DHL教程...
sdram的verilog的源码实现...
PCI接口的Verilog源代码...
mouse driver source code...