作为新一代直流输电技术，基于电压源换流器的高压直流输电凭借其独特的技术优点取得了飞速的发展，并已在新能源发电系统联网、电网非同步互联、无源系统供电、无功补偿等场合得到实际工程应用。在我国，VSC-HVDC的研究尚处于起步阶段。本论文着重开展了VSC-HVDC技术的数学建模和控制策略的研究。论文的主要工作和取得的创新性成果如下： 1．建立了系统标么值模型，分析了VSC-HVDC的运行原理和稳态功率特性。明确了系统主电路参数对运行特性的影响，在此基础上提出了一种功率定义下的换流电抗、直流电压和直流电容以及频域下的交流滤波器参数设计方法。 2．设计了一种基于无差拍控制的VSC-HVDC直接电流离散控制器。针对控制系统存在的VSC电压输出能力限制、PI控制器积分饱和现象和离散采样时间延迟问题，提出了相应的解决方法，推导了其电流内环控制器与功率外环离散控制器的设计原则。 3．推导了换流站网侧与VSC交流侧功率节点以及换流电抗与损耗电阻上的瞬时功率方程，在此基础上提出了一种换流站网侧功率节点控制并补偿换流电抗与损耗电阻消耗二倍频功率的不平衡控制策略，设计了该控制策略下的双序矢量控制器模型。同时针对传统dq软件锁相环在电压不平衡时锁相速度慢的缺点，提出了一种基于前置相序分解的频率自适应dq锁相环，提高了不平衡控制算法的动态性能与稳态特性。 4．对VSC阀在交流电网低电压故障下的过流现象进行分析并提出了一种考虑正负序分量影响的指令电流限制器，保证了故障限流效果。分析比较了VSC阀电流裕度穿越法和指令电流限制器穿越法的特性，在此基础上提出一种结合正负序指令电流限制器与控制模式切换的交流电网低电压穿越控制方法，从而解决交流电网低电压故障时系统稳定与VSC过流问题。 5．在分析现有VSC-HVDC拓扑的基础上，从降低电力电子器件直接串联数目、器件开关频率和简化主电路拓扑结构三个方面出发，将传统直流输电中常用的变压器隔离式多模块结构引入VSC-HVDC系统，并针对该模块级联式拓扑提出一种系统协调控制与模块独立运行相结合的新型控制策略。针对该拓扑下送端站存在的各模块直流侧电容电压均衡问题，提出了一种基于有功分量调节的直流侧电压控制方法。
上传时间： 2013-06-03
上传用户：lw4463301
电力电子系统的集成化是现今电力电子技术发展的趋势，系统的模块化和标准化技术是目前电力电子领域的重要研究方向。研究基于电力电子网络的变流系统，对复杂电力电子装置的系统级集成具有重要意义，是电力电子系统集成技术的基本组成部分。本文从变流系统的功率流和信息流双重分布性的角度出发。对电力电子系统网络（Power Electronics System Network，PES—Net）的模型和变流系统的通信需求进行分析，提出实时电力电子系统网络（Real—time power electronics system network，RT—PES—Net）；并对基于新网络的分布式控制及管理方案和模块化软件方案等内容进行系统的研究，提出基于栈操作的实时软件构建方案。本文的研究将为变流系统的控制结构和软件方案标准化提供参考和理论依据，为应用系统的集成提供解决方案。 复杂中大功率变流系统是网络化分布式控制系统的应用对象。首先，论文以复杂系统为研究对象，分析了应用系统的功率流和信息流在空间结构上的对偶关系和双重分布的特性；在电力电子集成模块（Power Electronics Building Blocks，PEBB）的基础上，研究了变流系统的网络化分布式控制方案，并得出系统组构的初步构想，总结出适合复杂电力电子系统集成的标准化理论。 接着，论文对电力电子网络模型进行了研究。分析了现有各类总线网络和目前用于电力电子应用系统的网络，从结构、速率和协议等各个方面将两类网络进行了系统的对比。明确了电力电子系统网络（PES—Net）的定义，分析并总结复杂电力电子实时系统所需网络必需具备的条件。根据现有网络技术背景，综合控制结构和网络需求，提出了电力电子系统网络（PES—Net）的模型。 为满足变流系统的实时控制，论文对分布式控制结构的通信需求进行了研究。以网络控制系统（Networked Control System，NCS）为背景，对变流器系统控制信息延时因素进行了分析；通过对典型电力电予系统的分析，归纳和总结了系统的控制功能和控制内容，对系统不同层次的控制任务进行了响应时间需求分析和网络的分层配置；通过对仿真结果的分析，研究了应用系统内模块控制信息延时对不同应用系统的性能影响和对开关频率的限制。根据变流系统对控制延时的接受程度，将电力电子复杂系统归为两大类：1）零延时系统；2）定延时系统。针对上述两类系统，论文给出了电力电子网络（PES—Net）的通道容量和应用系统开关周期的计算方法。 论文对开放式、分布式的电力电子系统网络（PES—Net）的硬件组成和同步方案进行了研究，提出新的实时网络和系统级集成方案。根据主节点和从节点的控制任务需求，分别从功能和系统结构的角度对开放式网络的硬件构成进行研究；根据控制系统的接口需求分析，对节点的通用性设计进行重点讨论。针对网络的同步问题，本文分析了简单有效的解决方法，即基于数据结构的同步补偿方案；此外，论文提出基于实时高速电力电子系统同络（RT-PES-Net）的同步方案，研究适合变流器实时控制的网络结构和相应的硬件配置。根据应用控制和通信系统所需的各种操作，论文对实时网络的管理进行了讨论，研究了信息帧管理和相应的硬件设置，并对各种工作模式下所需的通信时间进行了计算和比较。基于实时网络系统及其管理方案，论文给出了组构以PEBB为基础的变流系统的方案。 论文对基于RT-PES-Net的模块化软件方案进行了研究。首先，将控制软件与功率硬件进行解耦，使得软件设计与硬件部分分离。在分析电力电子软件特性的前提下，论文提出基于栈操作的模块化软件方案，增加子程序实时构件的内聚性；对软件模块化的通用性进行研究，分析模块接口参数和变量的申明和配置，并研究参数的定标，对构件进行分类；分析子程序实时构件在执行速度上的优点。论文对电力电子系统控制软件（Powerr Electronics System Control Software，PES-CS）的组构和集成进行研究，简化软件主框架。 最后，论文分别对RT-PES-Net和模块化软件方案进行了相应的实验研究和分析。论文对提出的实时电力电子系统网络（RT-PES-Net）进行了通信实验，将新网络拓扑对变流系统的延时影响与旧网络系统的延时影响进行比较，总结新网络系统在控制实时性、提高开关频率、网络可扩展性和管理灵活度等方面的优势。论文针对RT-PES-Net进行应用研究，验证该网络可解决网络通信失步所造成的问题。论文对基于通用型实时构件和栈操作的模块化软件方案进行实验验证，为标准化软件库的建立和系统级集成提供参考方案。 网络化的控制结构研究是复杂电力电子系统级集成研究的关键。本课题针对复杂变流系统提出了实时电力电子系统网络（RT-PES-Net），并以该网络为基础对分布式控制结构及相应的网络化管理方案和模块化软件方案展开一系列研究，为电力电子控制系统提供标准化、开放式的网络参考体系，并以此结构来快速构建终端复杂变流系统，为实现标准的应用系统组构提供参考方案，有助于解决电力电子标准化推广所面临的难题。论文为应用系统的即插即用和动态重构提供了研究基础，从而为最终实现复杂变流器的应用系统级集成提供系统化的理论和方法依据。同时，论文的研究开拓了电力电子系统集成和标准化研究的一个新方向。
上传时间： 2013-06-15
上传用户：silenthink
本文提出了一种基于USB和FPGA的高性能数据采集模块USB12016(USB总线，A/D垂直分辨率为12位，存储容量为16兆)的软硬件设计与实现方法。该数据采集卡包括模拟输入、A/D转换、数据缓存、FPGA控制电路和USB总线接口等，在一张卡上实现了8通道模拟信号调理、采集、处理，并可实现多卡同步触发采集，具有高精度，低噪声，低失真和测试信号范围宽的特点。USB12016配有系统驱动控制程序软件，在Windows9X/2000版本的操作平台下运行，控制面板完全是虚拟仪器软面板，图形化界面十分友好。USB12016是USB接口技术、FPGA技术和嵌入式技术融为一体的结晶，已成功应用于军事测控领域。
上传时间： 2013-06-12
上传用户：CETM008
近年来，igbt功率器件在电机控制、开关电源和变流设备等领域的应用已经非常广泛。igbt的驱动包括专门的驱动电路，以及过流保护电路等。本文设计参考了三菱、西门康等公司生产的igbt驱动模块，加入了接口选择模块、功能选择模块、电源模块、功率补充模块等，实现了整个驱动电路的模块化设计。单个模块可以驱动一个桥臂的上下两个igbt。可以通过方波控制或者spwm控制[1]等控制方式，驱动单相或者三相逆变器。
上传时间： 2013-04-24
上传用户：远远ssad
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。 鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。 本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。 关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列
上传时间： 2013-07-18
上传用户：wxhwjf
任意波形发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。 本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程，接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。最后就这三个部分分别详细地进行了阐述。 在实现过程中，本设计选用了Altera公司的EP2C35F672C6芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了三星公司的上S3C2440作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。论文最后给出了系统的测量结果，并对误差进行了一定分析，结果表明，可输出步进为0.01Hz，频率范围0.01Hz～20MHz的正弦波、三角波、锯齿波、方波，或0.01Hz～20KHz的任意波。通过实验结果表明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA技术实现任意波形发生器的方法是可行的。
上传时间： 2013-08-03
上传用户：1079836864
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
无线传感器网络（Wireless Sensor Networks，WSN）是由大量传感器节点组成，这些节点部署在监测区域内通过无线通信方式，形成的一个多跳自组织的网络。整个网络的作用是协作地感知、采集和处理网络覆盖区域中监测对象的信息，并发送给观察者，可广泛应用于环境监测、医疗护理、军事、商业等多个领域。 媒体访问控制（Medium Access Control，MAC）协议处于无线传感器网络协议的物理层和路由层之间，用于在传感器节点间公平有效地共享通信媒介，对传感器网络的性能有较大影响。与传统无线网络不同，提高能量效率和可扩展性是无线传感器网络MAC协议设计的主要目标。 本文主要阐述基于FPGA对IEEE802．15．4 MAC层功能的实现。首先介绍了无线传感器网络的体系结构、MAC协议的设计要求以及已有的MAC层协议，讨论了无线传感器网络MAC层的主要要求和功能。然后详细介绍和分析了IEEE802．15．4的MAC协议，并在此基础上，通过NS2平台对MAC层协议进行了仿真，研究不同网络负荷下信道访问机制的各个参数对吞吐量，丢包率，传输延时的影响，分析了隐蔽站问题、确认帧机制。 本文对MAC层中的主要功能，诸如数据收发、帧处理、信道接入方式以及帧检验等提出了基于FPGA的硬件解决方法。设计选用硬件描述语言VerilogHDL，在QuartusⅡ中完成模块的综合和布局布线，在QuartusⅡ和Modelsim中进行时序仿真验证，最终下载到自主设计Altera公司的Cyclone开发板中。 对设计的验证采取的是由里及外的方式，先对系统主模块的功能进行验证，然后下载到与CC2430开发板相连接的FPGA中对设计进行验证测试。验证流程是功能仿真、时序仿真和板级调试，最终通过测试，验证了该设计的功能。测试结果表明，该模块能满足无线传感器网络低速率应用环境的需要，具有优良的扩展性能，达到了预期的设计目标。
上传时间： 2013-06-14
上传用户：竺羽翎2222
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
FPGA作为新一代集成电路的出现，引起了数字电路设计的巨大变革。随着FPGA工艺的不断更新与改善，越来越多的用户与设计公司开始使用FPGA进行系统开发，因此，PFAG的市场需求也越来越高，从而使得FPGA的集成电路板的工艺发展也越来越先进，在如此良性循环下，不久的将来，FPGA可以主领集成电路设计领域。正是由于FPGA有着如此巨大的发展前景与市场吸引力，因此，本文采用FPGA作为电路设计的首选。 @@ 随着FPGA的开发技术日趋简单化、软件化，从面向硬件语言的VHDL、VerilogHDL设计语言，到现在面向对象的System Verilog、SystemC设计语言，硬件设计语言开始向高级语言发展。作为一个软件设计人员，会很容易接受面向对象的语言。现在软件的设计中，算法处理的瓶颈就是速度的问题，如果采用专用的硬件电路，可以解决这个问题，本文在第一章第二节详细介绍了软硬结合的开发优势。另外，在第一章中还介绍了知识产权核心（IP Core）的发展与前景，特别是IP Core中软核的设计与开发，许多FGPA的开发公司开始争夺软核的开发市场。 @@ 数字电路设计中最长遇到的就是通信的问题，而每一种通信方式都有自己的协议规范。在CPU的设计中，由于需要高速的处理速度，因此其内部都是用并行总线进行通信，但是由于集成电路资源的问题，不可能所有的外部设备都要用并行总线进行通信，因此其外部通信就需要进行串行传输。又因为需要连接的外部设备的不同，因此就需要使用不同的串行通信接口。本文主要介绍了小型CPU中常用的三种通信协议，那就是SPI、I2C、UART。除了分别论述了各自的通信原理外，本文还特别介绍了一个小型CPU的内部构造，以及这三个通信协议在CPU中所处的位置。 @@ 在硬件的设计开发中，由于集成电路本身的特殊性，其开发流程也相对的复杂。本文由于篇幅的问题，只对总的开发流程作了简要的介绍，并且将其中最复杂但是又很重要的静态时序分析进行了详细的论述。在通信协议的开发中，需要注意接口的设计、时序的分析、验证环境的搭建等，因此，本文以SPI数据通信协议的设计作为一个开发范例，从协议功能的研究到最后的验证测试，将FPGA 的开发流程与关键技术等以实例的方式进行了详细的论述。在SPI通信协议的开发中，不仅对协议进行了详细的功能分析，而且对架构中的每个模块的设计都进行了详细的论述。@@关键词：FPGA；SPI；I2C；UART；静态时序分析；验证环境
上传时间： 2013-04-24
上传用户：vvbvvb123
