一个关于VHDL的cpld开发实验程序
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能...
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能...
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能...
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内,记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+pl...
秒信号发生器,供初学者了解vhdl的编程方法,程序非常简单。编程环境使用Max+Plus IIV10.12...
该系统利用VHDL语言、PLD设计出租车计费系统,以MAX+PLUSⅡ软件作为开发平台,设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能,并动态扫描显示...
A badic controller for the UART. It incorporates a -- transmit and receive FIFO (fr...
内容摘要:在简单介绍算术编码和自适应算术编码的基础上,介绍了利用FPGA器件并通过VHDL语言描述实现自适应算术编码的过程。整个编码系统在LTERA公司的MAX+plus Ⅱ软件上进行了编译仿真,测试...
本实验选用的仿真开发软件是MAX+plus II Version 9.3...
VIP专区-嵌入式/单片机编程源码精选合集系列(90)资源包含以下内容:1. 我们公司控制电泳设备运行的程序.2. A04_AD模数转换.3. 常用 ARM 指令集以及汇编语言 描述ARM各种指令寻址...
MAX十PLUSⅡ操作指南...