虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

max-Int

  • Anti-SoftICE... ..Anti-SoftICE示例 ├──BackDoor...........SoftICE后门指令 ├──Service............判断NTICE

    Anti-SoftICE... ..Anti-SoftICE示例 ├──BackDoor...........SoftICE后门指令 ├──Service............判断NTICE服务是否运行 ├──UEF................利用UnhandledExceptionFilter检测 └──INT41..............INT 41子类型

    标签: Anti-SoftICE BackDoor SoftICE Service

    上传时间: 2013-12-18

    上传用户:zhangzhenyu

  • Instead of finding the longest common subsequence, let us try to determine the length of the LCS.

    Instead of finding the longest common subsequence, let us try to determine the length of the LCS. 􀂄 Then tracking back to find the LCS. 􀂄 Consider a1a2…am and b1b2…bn. 􀂄 Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. 􀂄 Case 2: am≠bn. Wehave to find the LCS of a1a2…am-1 and b1b2…bn, and a1a2…am and b b b b1b2…bn-1 Let A = a1 a2 … am and B = b1 b2 … bn 􀂄 Let Li j denote the length of the longest i,g g common subsequence of a1 a2 … ai and b1 b2 … bj. 􀂄 Li,j = Li-1,j-1 + 1 if ai=bj max{ L L } a≠b i-1,j, i,j-1 if ai≠j L0,0 = L0,j = Li,0 = 0 for 1≤i≤m, 1≤j≤n.

    标签: the subsequence determine Instead

    上传时间: 2013-12-17

    上传用户:evil

  • DEELX 正则表达式引擎(v1.2) DEELX 是一个在 C++ 环境下的与 Perl 兼容的正则表达式引擎。是 RegExLab 开展的一个研究开发项目。 基本特点: 支持与 Perl

    DEELX 正则表达式引擎(v1.2) DEELX 是一个在 C++ 环境下的与 Perl 兼容的正则表达式引擎。是 RegExLab 开展的一个研究开发项目。 基本特点: 支持与 Perl 兼容的正则表达式语法。 支持 IGNORECASE, SINGLELINE, MULTILINE 等常见匹配模式。 兼容性强,能在 vc6, vc7, vc8, gcc, Turbo C++ 等大多数 C++ 环境编译。 支持命名分组,条件表达式,递归表达式等多种高级特性。(1.2版本新特点) 与 GRETA、boost 相比,DEELX 独到之处: 完全使用模版库编写,支持 char, wchar_t, int 等以及其他基类型版本。 全部代码位于一个头文件(.h)中, 比任何引擎都使用简单和方便。 支持从右向左匹配模式,可从文本结束位置向前搜索匹配。 可防止零长度子匹配循环无限次而产生的死循环。(1.2版本新特点)

    标签: DEELX Perl RegExLab 1.2

    上传时间: 2017-02-21

    上传用户:zhenyushaw

  • 4位电子智能密码锁

    4位电子智能密码锁,基于VHDL语言设计,MAX+PLUSⅡ环境下实现

    标签: 电子 密码锁

    上传时间: 2013-11-30

    上传用户:athjac

  • Verilog HDL的程式

    Verilog HDL的程式,上網找到SPI程式, vspi.v這程式相當好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進行模擬,而最外層的程式是test_createspi.v!

    标签: Verilog HDL 程式

    上传时间: 2017-03-06

    上传用户:onewq

  • Verilog是广泛应用的硬件描述语言

    Verilog是广泛应用的硬件描述语言,可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大,应用硬件描述语言进行描述的CPLD结构,成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍,Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能电子钟进行设计。

    标签: Verilog 硬件描述语言

    上传时间: 2017-03-06

    上传用户:epson850

  • 8位全加器的VHDL描述

    8位全加器的VHDL描述,可用MAX+plusⅡ运行测试

    标签: VHDL 8位 全加器

    上传时间: 2014-01-16

    上传用户:erkuizhang

  • 此压缩文件解压后为eclipse的一个工程需要导入使用

    此压缩文件解压后为eclipse的一个工程需要导入使用,同时用户需要在SQL server里面建立一个名为mydb的数据库,在此数据库中建立一个名为mytable的表,列名为bookid(int 型),bookname(String 型),bookprice(float 型)。

    标签: eclipse 解压 工程

    上传时间: 2013-12-27

    上传用户:英雄

  • 一道程序编译顺序的考题

    一道程序编译顺序的考题,涉及到函数调用的先后顺序及运算符号的优先级等问题。下面我展开给你讲。 C的程序编译总是从main函数开始的,这道题的重点在“fun((int)fun(a+c,b),a-c)) ”语句。 系统首先要确定最外层 fun()函数的实参,第一个参数的确定需要递归调用fun()函数(不妨称其为内层函数)。内层函数的两个参数分别为x=a+b=2+8=10、y=b=5,执行函数体x+y=10+5=15,于是得外层函数的参数x=15。其另一个参数y=a-c=2-b=-6,再次执行函数体,得最终返回值x+y=15+(-6)=9。

    标签: 程序编译

    上传时间: 2014-12-03

    上传用户:徐孺

  • 数码管显示

    数码管显示,温度传感,红外感应,流水灯蜂鸣器,PS2,RS232的相关VHDL程序,已经在MAX-IIEPM570开发板上测试成功

    标签: 数码管显示

    上传时间: 2013-12-22

    上传用户:wsf950131