FPGA Ethercat master
FPGA HArd Ethercat Master...
FPGA HArd Ethercat Master...
magnify-master.zip ...
ASIO2WASAPI-master源码...
spi 通信的master部分使用的verilog语言实现,可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,...
完整的经过验证的IIC MASTER(verilog ),完整的经过验证的IIC MASTER(verilog )...
Chrome-Setup-Lifetime-Free-3.7.0-master.zip...
TTCAN协议在CAN协议基础之上,将事件触发机制与实时性更高的时间触发机制相结合,提高了网络实时性,满足对安全性要求苛刻的实时系统以及总线日益增长的信息负载的需求;同时,CAN总线技术的基础为TTC...
串口通讯大师源代码,相互学习嘛,蛮不错的rs232调试程序-Serial communication master source code and learn from each other do...
英文描述: Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outputs ...
mcu与cpld之间spi接口程序,mcu为master,cpld用verilog写成slave模块...