LPC master verilog source(内附LPC标准协议文档)
用户接口Wishbone bus 接口, 驱动LPC master去主动访问 slave 寄存器表(地址可更改) 读取到寄存器封装到用户层 可按要求更改设计 ...
用户接口Wishbone bus 接口, 驱动LPC master去主动访问 slave 寄存器表(地址可更改) 读取到寄存器封装到用户层 可按要求更改设计 ...
FPGA HArd Ethercat Master...
magnify jQuery插件 magnify jQuery插件 magnify jQuery插件 ...
ASIO2WASAPI-master源码...
spi 通信的master部分使用的verilog语言实现,可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,...
完整的经过验证的IIC MASTER(verilog ),完整的经过验证的IIC MASTER(verilog )...
Chrome-Setup-Lifetime-Free-3.7.0-master.zip...
TTCAN协议在CAN协议基础之上,将事件触发机制与实时性更高的时间触发机制相结合,提高了网络实时性,满足对安全性要求苛刻的实时系统以及总线日益增长的信息负载的需求;同时,CAN总线技术的基础为TTC...
串口通讯大师源代码,相互学习嘛,蛮不错的rs232调试程序-Serial communication master source code and learn from each other do...
英文描述: Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outputs ...