文中介绍了QPSK调制解调的原理，并基于FPGA实现了QPSK调制解调电路。MAX+PLUSII环境下的仿真结果表明了该设计的正确性。
上传时间： 2017-08-08
上传用户：hoperingcong
秒信号发生器，供初学者了解vhdl的编程方法，程序非常简单。编程环境使用Max+Plus IIV10.12
标签： 信号发生器
上传时间： 2014-01-17
上传用户：xinzhch
使用VHDL语言编写的简易数字存储示波器，用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809，存储器使用6264，显示使用DAC0832。
上传时间： 2014-12-22
上传用户：李梦晗
实现简单CPU功能的源码，可以实现加减乘除和移位功能，VHDL代码，程序运行在MAX PULS和Quartua上。
上传时间： 2017-08-17
上传用户：wab1981
赋权有向图中心问题 问题描述: 设G=(V,E)是一个赋权有向图，v是G的一个顶点， v的偏心距定义为： Max {w∈ V,从w到v的最短路径长度} G中偏心距最小的顶点称为G的中心。试利用Floyd 算法设计一个求赋权有向图中心的算法。
标签：
上传时间： 2017-08-17
上传用户：klin3139
该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。
上传时间： 2017-08-30
上传用户：kernaling
A badic controller for the UART. It incorporates a -- transmit and receive FIFO (from Max+Plus II s MegaWizard -- plug-in manager). Note that no checking is done to see -- whether the FIFOs are overflowing or not. This strictly -- handles the transmitting and receiving of the data.
标签： incorporates controller transmit receive
上传时间： 2017-09-05
上传用户：13681659100
一个用VHDL编写的秒表程序，可用Max+PlusII仿真
上传时间： 2017-09-07
上传用户：xiaoxiang
内容摘要：在简单介绍算术编码和自适应算术编码的基础上，介绍了利用FPGA器件并通过VHDL语言描述实现自适应算术编码的过程。整个编码系统在LTERA公司的MAX+plus Ⅱ软件上进行了编译仿真，测试结果表明：编码器各个模块的设计在速度和资源利用两方面均达到了较优的状态，可以满足实时编码的要求。
标签： 算术编码
上传时间： 2014-08-10
上传用户：gououo
使用Altera的MAX+PlusII设计了一个补码运算器，文档里包含了详细的设计原理及完整电路
标签： MAX+PlusII 补码运算
上传时间： 2015-02-26
上传用户：赫尔辛根
