一个关于VHDL的cpld开发实验程序
一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能...
mAx保姆技术资料
📦 资源总数：435
💻 源代码：44223
探索max保姆技术，掌握高效电路设计与优化的秘诀。本标签下汇集了435个精选资源，涵盖从基础入门到高级应用的全方位教程与案例分析，助力工程师轻松应对电源管理、信号处理等挑战。无论是初学者还是资深开发者，都能在这里找到提升技能所需的一切资料。立即访问，开启您的专业成长之旅！
🔥 mAx保姆热门资料
查看全部435个资源 »Video-DVM is a very cheap DVM that shows how an output as complex as a videocomposite signal can be
Video-DVM is a very cheap DVM that shows how an output as complex as a videocomposite signal can be generated entirely in software: two I/O pins and t...
VLSi KL partitioning Algorithm based programme for 100 nodes. It s dynamic progremme so by changing
VLSi KL partitioning Algorithm based programme for 100 nodes. It s dynamic progremme so by changing the MAX value we can change the number of nodes i...
一篇关于7128CPLD的英文介绍
一篇关于7128CPLD的英文介绍，里面包含了44脚到100引脚各个型号的MAX系列cpld...
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K2...
💻 mAx保姆源代码
查看更多 »📂 mAx保姆资料分类