FPGA下的频率计模块化设计 附有完整的程序和仿真图纸
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸...
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸...
分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点,\\r\\n然后结合FSK 信号的产生原理,给出了如何利用DSP Builder 模块库建立FSK 信号发...
基于FPGA的键盘扫描模块的设计实现,感兴趣的请下载...
SDRAM控制模块;图象采集系统说明性稳当;DSP图象采集系统。SDRAM作为存储器。...
自己设计的Smartcard功能模块,已经通过vcs仿真和FPGA验证,可以使用。...
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,...
fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用...
CPLD、FPGA在EL显示模块及接口电路中的应用,cpld实现数字电路取代,fpga取代液晶显示专用控制芯片。...
一个很好的VHDL实现的功能模块程序,希望你可以用的上!...
本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值....