虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

ip防护等级

IP(INGRESSPROTECTION)防护等级系统是由IEC(INTERNATIONALELECTROTECHNICALCOMMISSION)所起草,将电器依其防尘防湿气之特性加以分级。ip防护等级是由两个数字所组成,第1个数字表示电器防尘、防止外物侵入的等级(这里所指的外物含工具,人的手指等均不可接触到电器之内带电部分,以免触电),第2个数字表示电器防湿气、防水浸入的密闭程度,数字越大表示其防护等级越高。[1]
  • 利用LVS中的IP负载均衡技术建立可伸缩性网络服务

    从LVS的通用体系结构入手,分析了IPVS软件的工作原理,讨论了三种IP负载均衡技术;在分析网络地址转换方法(VS/NAT)的缺点和网络服务的非对称性的基础上,给出了通过IP隧道实现虚拟服务器的方法VS/TUN,和通过直接路由实现虚拟服务器的方法VS/DR,极大地提高了系统的可伸缩性。该技术为建立和维护大型网络服务具有实际应用价值和指导意义。

    标签: LVS 负载均衡技术 可伸缩 网络服务

    上传时间: 2013-11-20

    上传用户:15736969615

  • 无MCU的USB2.0设备控制器IP设计与验证

    无MCU的USB2.0设备控制器IP设计与验证

    标签: MCU 2.0 USB 设备

    上传时间: 2013-10-27

    上传用户:zouxinwang

  • 基于STM32的跌倒防护装置研究

    基于STM32的用于老年人跌倒防护的装置,由控制模块,传感器模块,防护挽救模块组成。控制模块以STM32为核心,控制模块接收传感器模块检测的加速度、角速度信号,使用阈值判断法进行分析,并能够在老年人发生跌倒但未完全着地前为后面开启防护措施提供信号,从而避免老年人受伤害。实验显示,本系统采用的跌倒判断算法准确度高,系统可靠性高、结构简单。

    标签: STM 32 跌倒防护装置

    上传时间: 2013-10-16

    上传用户:清山绿水

  • 基于SOPC的触控屏控制器IP核设计

    介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计,并用ModelSim仿真测试,验证其正确性;利用嵌入式SOPC开发工具,在开发板上完成触控屏显示驱动及其控制模块的系统设计,给出系统硬、软件设计,实现TFT-LCD触控屏彩条显示。这款触控屏控制器IP核具备较强的通用性和兼容性,具有一定的使用范围和应用价值。

    标签: SOPC IP核 触控屏控制器

    上传时间: 2013-12-24

    上传用户:sdq_123

  • PCI桥接IP Core的VeriIog HDL实现

    PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述,利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时,通过在ModeISim SE PLUS 6.0 上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的实现。

    标签: VeriIog Core PCI HDL

    上传时间: 2014-12-30

    上传用户:himbly

  • 基于SOPC技术的异步串行通信IP核的设计

    介绍了SoPC(System on a Programmable Chip)系统的概念和特点,给出了基于PLB总线的异步串行通信(UART)IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的UART IP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。

    标签: SOPC IP核 异步串行通信

    上传时间: 2013-11-12

    上传用户:894448095

  • 基于GSM的家庭安全防护系统

     设计一款家用安全防护系统,能对家庭中燃气泄露、火灾和盗窃等突发事件进行实时监测和信息传输。系统由主机和从机两部分组成,红外遥控开关控制整个系统的开闭,通过从机单片机实时地采集和处理燃气、烟雾、人员入室等事故信息,并由NRF24L01无线模块发送给主机;主机通过NRF24L01接收事故信号,处理后将报警信息通过GSM通讯模块以短信形式第一时间发送至用户手机。系统具有成本低廉、功耗低、操作简单等特点,应用前景广阔。

    标签: GSM 家庭安全 防护

    上传时间: 2013-10-22

    上传用户:刘江林1420

  • 如何仿真IP核(建立modelsim仿真库完整解析)

      IP核生成文件:(Xilinx/Altera 同)   IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块,仿真时该文件也要加入工程。(在 ISE中点中该核,在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件)。如下图所示。

    标签: modelsim 仿真 IP核 仿真库

    上传时间: 2013-10-20

    上传用户:lingfei

  • 计算机等级考试C语言上机软件_VC++6.0中文版

    计算机等级考试C语言上机软件_VC++6.0中文版

    标签: 6.0 VC 计算机等级考试 C语言

    上传时间: 2013-11-03

    上传用户:旭521

  • 计算机等级考试C语言上机软件_VC++6.0中文版

    计算机 二级 C 上机软件,计算机等级考试C语言上机软件_VC++6.0中文版

    标签: 6.0 VC 计算机等级考试 C语言

    上传时间: 2013-11-21

    上传用户:zq70996813