QuartusII中利用免费IP核的设计 作者：雷达室 以设计双端口RAM为例说明。 Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
上传时间： 2013-10-18
上传用户：909000580
基于FPGA的GPIB接口IP核的研究与设计
上传时间： 2013-10-19
上传用户：wudu0932
ISE新建工程及使用IP核步骤详解
上传时间： 2015-01-01
上传用户：liuxinyu2016
本资料是TI（德州仪器）推出的用于Xilinx和Altera FPGA的电源管理解决方案介绍。其主要内容包括：低失真调整器、步减控制器、集成FET转换器、低功率集成FET转换器等。
上传时间： 2015-01-01
上传用户：xz85592677
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。
上传时间： 2013-12-22
上传用户：forzalife
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.
上传时间： 2013-11-11
上传用户：csgcd001
Protel 99SE采用数据库的管理方式。Protel 99SE软件沿袭了 Protel 以前版本方便易学的特点，内部界面与 Protel 99 大体相同，新增加了一些功能模块，功能更加强大。新增的层堆栈管理功能，可以设计 32 个信号层，16 个地电层，16 个机械层。新增的 3D 功能让您在加工印制版之前可以看到板的三维效果。增强的打印功能，使您可以轻松修改打印设置控制打印结果。Protel 99SE容易使用的特性还体现在“这是什么”帮助，按下右上角的小问号，然后输入你所要的信息，可以很快地看到特性的功能，然后用到设计中，按下状态 栏末端的按钮，使用自然语言帮助顾问。
上传时间： 2013-10-19
上传用户：shirleyYim
提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。
上传时间： 2013-11-08
上传用户：jiangfire
本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 图1：设计工程师获取IP，PCB设计人员进一步采用拓扑规划和布线工具支持IP，快速完成整个PCB设计。现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图，设计工程师已经获取这些信息，并且结果相当精确，这对PCB设计人员来说帮助很大。在很多设计中，设计工程师和PCB设计人员要进行交互式布局和布线，这会消耗双方许多宝贵的时间。从以往的经历来看交互操作是必要的，但很耗时间，且效率低下。设计工程师提供的最初规划可能只是一个手工绘图，没有适当比例的元件、总线宽度或引脚输出提示。随着PCB设计人员参与到设计中来，虽然采用拓扑规划技术的工程师可以获取某些元件的布局和互连，不过，这个设计可能还需要布局其它元件、获取其它IO及总线结构和所有互连才能完成。PCB设计人员需要采用拓扑规划，并与经过布局的和尚未布局的元件进行交互，这样做可以形成最佳的布局和交互规划，从而提高PCB设计效率。随着关键区域和高密区域布局完成及拓扑规划被获取，布局可能先于最终拓扑规划完成。因此，一些拓扑路径可能必须与现有布局一起工作。虽然它们的优先级较低，但仍需要进行连接。因而一部分规划围绕布局后的元件产生了。此外，这一级规划可能需要更多细节来为其它信号提供必要的优先级。
上传时间： 2014-01-14
上传用户：lz4v4
EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟，电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想，允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计，有利于产品在系统功能上的综合优化，从而提高了电子设计项目的协作开发效率，降低新产品的研发成本。 近十年来，EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势： (1) 电路的集成水平已经进入了深亚微米的阶段，其复杂程度以每年58％的幅度迅速增加，芯片设计的抽象层次越来越高，而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分，到具体的逻辑综合、仿真测试，直至后期的电路封装、排版布线，都需要反复的验证和修改，单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见，如何提高设计的抽象层次，在较短时间内设计出较高性能的芯片，如何改进EDA工程管理，保证芯片在多组协作设计下的兼容性和稳定性，已经成为当前EDA工程中最受关注的问题。
上传时间： 2013-10-15
上传用户：shen007yue
