搜索:inout
找到约 12 项符合「inout」的查询结果
结果 12
https://www.eeworm.com/dl/fpga/doc/32246.html
教程资料
Verilog语言中wire与reg的区别以及inout使用
wire和reg的用法以及inout的相关问题
https://www.eeworm.com/dl/kbcluoji/39175.html
可编程逻辑
Verilog语言中wire与reg的区别以及inout使用
wire和reg的用法以及inout的相关问题
https://www.eeworm.com/dl/534/375161.html
其他
用C++编写WINDOWS下端口操作动态链接库INOUT.DLL
用C++编写WINDOWS下端口操作动态链接库INOUT.DLL,用C++编写WINDOWS下端口操作动态链接库INOUT.D
https://www.eeworm.com/dl/648/328336.html
单片机开发
在ASIC设计中常常会用到双向IO口来节省系统的硬件资源。但很少有书籍对INOUT口的程序设计和仿真进行介绍
在ASIC设计中常常会用到双向IO口来节省系统的硬件资源。但很少有书籍对INOUT口的程序设计和仿真进行介绍,同时,一些书籍介绍的方法在实际中无法使用,本文通过一个图象传感器的事例来详细说明INOUT口的设计方法,并提出一些与实际情况相符的仿真方法 ...
https://www.eeworm.com/dl/747442.html
技术资料
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input      &nb ...
https://www.eeworm.com/dl/747450.html
技术资料
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明,DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版 ...
https://www.eeworm.com/dl/828916.html
技术资料
FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示
FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件,包括完整的设计文件.V源码,可以做为你的学习及设计参考。module ds18b20lcd1602display ( Clk, Rst,      DQ,   //18B20数据端口 Txd,  //串口发送端口 ...
https://www.eeworm.com/dl/744758.html
技术资料
FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件
FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写,VGA 视频显示等例程,本实验将 SD 卡里的 BMP 图片读出,写入到外部存储器,再通过 VGA、LCD 等显示。 ...
https://www.eeworm.com/dl/745257.html
技术资料
IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module
IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri    #(      parameter   SLAVE_ADDR = 7'b1010000   ,  //EEPROM从机地址      parameter   CLK_FREQ   = 26'd50_000_000, ...