这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序
这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序,用的是Verilog HDL语言...
这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序,用的是Verilog HDL语言...
HDLC控制接收数据开始标志7E和去零模块,用于FPGA与E1相接,Verilog HDL语言编写...
状态机电路设计的电子书PDF教程,比较详细的说明了HDL语言设计状态机电路的要领...
本例是关于卷积码的一个简单算法,用verilog HDL语言编写,整个文档包括了产生卷积的整个工程。...
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog 黄金参考指南.pdf...