uart using verilog hDl
标签： verilog using uart hDl
上传时间： 2017-07-21
上传用户：haoxiyizhong
verilog hDl 代码综合风格，非常适合初学者
标签： verilog hDl 代码
上传时间： 2013-12-03
上传用户：xaijhqx
次代码利用verilog hDl来描述的，可以实现2倍频功能，只是频率有一点误差。
上传时间： 2014-01-11
上传用户：维子哥哥
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言hDl以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VhDl（或AhDl）源程序。该设计的正确性已通过硬件实验得到验证。
标签： FPGA PLUS MAX CPLD
上传时间： 2014-02-01
上传用户：wff
双向RAM控制程序,使用VRILOG hDl 编写，简单实用
标签： VRILOG RAM hDl 控制
上传时间： 2014-01-09
上传用户：lmeeworm
用verilog hDl实现状态机的设计
标签： verilog hDl 状态
上传时间： 2014-01-22
上传用户：netwolf
中文版Verilog hDl简明教程，很简洁，结合实例，很容易理解，适合初学者。
标签： Verilog hDl 简明教程
上传时间： 2014-01-25
上传用户：colinal
DDR SDRAM的veilog hDl程序，经过验证 效果不错
标签： veilog SDRAM DDR hDl
上传时间： 2017-08-11
上传用户：tonyshao
是摩托罗拉关于Verilog hDl的开发规范，相信对于学习Verilog程序设计的人会有很大的帮助
标签： Verilog hDl 摩托罗拉
上传时间： 2017-08-14
上传用户：pkkkkp
本书介绍了大量verilog hDl程序设计的实例，对于verilog语言学习者和从事相关工作的工程师来说，都有一定的学习和参考价值。
标签： verilog hDl 程序设计
上传时间： 2014-01-17
上传用户：czl10052678
