4位数字频率计的verilog hDl设计，精度比较准的
标签： verilog hDl 数字频率计
上传时间： 2014-01-06
上传用户：shus521
四位密码锁,用hDl硬件语言实现，简单实用。
标签： hDl 密码锁 硬件 语言
上传时间： 2017-05-20
上传用户：奇奇奔奔
用verilog hDl写的VGA驱动，在FPGA上实测可用（实际上是别人的劳动成果，呵呵）。
标签： verilog hDl VGA 驱动
上传时间： 2014-01-15
上传用户：1966640071
Verilog hDl 的快速入门，是网页格式。非常实用，包括语法、运算符等方面。
标签： Verilog hDl 快速入门
上传时间： 2017-05-22
上传用户：ls530720646
Verilog_黄金参考中文版,共hDl开发的朋友使用，要珍惜哦！
标签： Verilog hDl
上传时间： 2017-05-23
上传用户：小眼睛LSL
基于Verilog hDl的SPI代码，可在FPGA上实现SPI接口，请大家参考
标签： Verilog hDl SPI 代码
上传时间： 2017-05-24
上传用户：www240697738
FPGA开发板配套Verilog hDl代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
标签： Verilog EP1C6F FPGA Mars
上传时间： 2014-11-10
上传用户：15736969615
精通verilog hDl语言编程的一个不错的cpu 代码
标签： verilog hDl cpu 语言编程
上传时间： 2013-12-02
上传用户：拔丝土豆
lcd1602的源程序Vrilog hDl语言编写
标签： Vrilog 1602 lcd hDl
上传时间： 2013-12-04
上传用户：410805624
Vrilog hDl 八位加法器源程序
标签： Vrilog hDl 加法器 源程序
上传时间： 2014-01-25
上传用户：huyiming139
