FIFO的设计，是关于异步的，不错的硬件描述，建议大家好好看看
标签： FIFO
上传时间： 2017-04-08
上传用户：磊子226
一个基于VHDL同步FIFO的设计思路的文章，以及一个编译完整的程序。
标签： VHDL FIFO
上传时间： 2014-11-16
上传用户：youke111
异步fifo在IC设计中，非常重要；是异步时钟域同步方法
标签： fifo IC设计
上传时间： 2013-12-22
上传用户：天涯
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
标签： FIFO GRAY RAM 时钟域
上传时间： 2017-05-27
上传用户：xinzhch
FIFo参考设计16x32 FIFO with simultaneous read/write operations.
标签： simultaneous operations 16x32 write
上传时间： 2017-06-06
上传用户：qweqweqwe
异步FIFO的设计 包括testbench 已调试成功
标签： testbench FIFO 调试
上传时间： 2014-01-05
上传用户：xiaodu1124
操作系统课程设计（源码和报告） 请求页式管理缺页中断模拟设计--FIFO、OPT
标签： FIFO OPT 页 操作系统
上传时间： 2014-01-18
上传用户：lxm
设计实现4bit FIFO, 数据深度为8， 产生满， 空状态标志
标签： 4bit FIFO 设计实现 数据
上传时间： 2013-12-26
上传用户：123456wh
异步FIFO的设计，里边讲得很详细！ 1．单时钟结构 2．双时钟结构——双钟结构1 3．双时钟结构——双钟结构2 4．双时钟结构——双钟结构3 5．脉冲模式FIFO
上传时间： 2017-09-03
上传用户：jcljkh
用vhdl设计的一个FIFO存储器
标签： vhdl FIFO 存储器
上传时间： 2017-09-09
上传用户：stampede
