dpll
共 43 篇文章
dpll 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 43 篇文章，持续更新中。
基于vhdl语言描述的dpll
基于vhdl语言描述的dpll，以及图片
XAPP854-数字锁相环(DPLL)参考设计
<div>
Many applications require a clock signal to be synchronous, phase-locked, or derived fromanother signal, such as a data signal or another clock. This type of clock circuit is important in
数字锁相环DPLL实例程序
数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理
单片机应用技术选编9
<P>单片机应用技术选编(9) 目录 <BR>第一章 专题论述<BR>1.1 集成电路进入片上系统时代(2)<BR>1.2 系统集成芯片综述(10)<BR>1.3 Java嵌入技术综述(18)<BR>1.4 Java的线程机制(23)<BR>1.5 嵌入式系统中的JTAG接口编程技术(29)<BR>1.6 EPAC器件技术概述及应用(37)<BR>1.7 VHDL设计中电路简化问题的探讨(42)<
This document describes how to switch to and program the unisersal serial bus (USB) analog phase-lo
This document describes how to switch to and program the unisersal serial bus (USB)
analog phase-locked loop (APLL) on the C5506/C5507/C5509A devices. Example
assembly programs for programming and s
数字琐相环DPLL的VERLOG代码
数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件
The TMS320VC5506/C5507/C5509A USB peripherals can be clocked from either the USB APLL or the USB DP
The TMS320VC5506/C5507/C5509A USB peripherals can be clocked from either the USB APLL or the
USB DPLL. Since the APLL is inherently more noise tolerant and has less long-term jitter than the DPLL,
i
基于PI_DPLL的高频逆变电源频率跟踪系统的研究
基于PI_DPLL的高频逆变电源频率跟踪系统的研究
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
使用VHDL语言进行设计DPLL（数字锁相环）的相关文件
使用VHDL语言进行设计DPLL（数字锁相环）的相关文件
数字锁相环DPLL源程序
数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
DPLL SIMULATION in MATLAB
DPLL SIMULATION in MATLAB
DPLL同步提取有一定效果
DPLL同步提取有一定效果
简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果
简单的可配置dpll的VHDL代码。
用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。
5509A usb模块由默认的DPLL转向AP
5509A usb模块由默认的DPLL转向AP
这篇文章的目的是
这篇文章的目的是，提出在1960年到1980年期间，对在数字锁相环(DPLL)的领域内完成的理论/试验著作的有系统的调查。数字锁相环描述在前后一致的通讯和跟踪接收机的实施(数字化)过程中需要的组成部分的核心
CPLD的程序,分频,微分等,应用于DPLL
CPLD的程序,分频,微分等,应用于DPLL
基于FPGA的逆变器控制芯片研究
逆变控制器的发展经历从分立元件的模拟电路到以专用微处理芯片（DSP/MCU）为核心的电路系统，并从数模混合电路过渡到纯数字控制的历程。但是，通用微处理芯片是为一般目的而设计，存在一定局限。为此，近几年来逆变器专用控制芯片（ASIC）实现技术的研究越来越受到关注，已成为逆变控制器发展的新方向之一。本文利用一个成熟的单相电压型PWM逆变器控制模型，围绕逆变器专用控制芯片ASIC的实现技术，依次对专用芯
50kHzIGBT串联谐振感应加热电源研制.rar
目前以IGBT为开关器件的串联谐振感应加热电源在大功率和高频下的研究是一个热点和难点,为弥补采用模拟电路搭建而成的控制系统的不足,对感应加热电源数字化控制研究是必然趋势。本文以串联谐振型感应加热电源为研究对象,采用TI公司的TMS320F2812为控制芯片实现电源控制系统的数字化。 首先分析了串联谐振型感应加热电源的负载特性和调功方式,确定了采用相控整流调功控制方式,接着分析了串联谐振逆变器在感性