简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果

用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。

vhdl抗抖动滤波器的设计，包括完整的工程

提供《空域相关滤波,一种很好的消噪方法,对信号的预处理有很好的效果》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 3 K），包含相关硬件原理图参考、开发文档或源代码工程。

dpll的vhdl源代码，完成全数字锁相环的设计，仿真结果通过无误。

提供《效率很高的256点fft滤波源码,可在此代码基础上改进,得到效果更好的代码.》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 12 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《3D效果......很好的效果》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 12 K），包含相关硬件原理图参考、开发文档或源代码工程。