用verilog语言编写的全数字锁相环的源代码,基于fpga平台 用verilog语言编写的全数字锁相环的源代码,基于fpga平台... 📅 2015-06-13 👤 wanqunsheng verilog fpga 语言 编写
比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。... 📅 2013-12-24 👤 362279997 VHDL 比较 全数字 分