随着微电子技术和电力电子技术的飞速发展，运动控制系统正朝着通用化、智能化、微型化的方向发展。目前，以数字信号处理器（DSP）和现场可编程门阵列（FPGA）为核心的运动控制卡已成为运动控制器的发展主流。它可方便地以插卡形式嵌入PC机，将PC机强大的信息处理能力和开放式特点与运动控制卡的运动控制能力相结合，具有信息处理能力强、开放程度高、运动控制方便、通用性好的特点。因此，本文通过对运动控制技术的深入研究，开发了一款以DSP和FPGA为主控单元、基于PCI总线的运动控制卡。 首先，设计了运动控制卡硬件电路，对控制卡的DSP和FPGA外围电路、PCI总线接口电路、模拟量输出电路、编码器信号采集电路、通用I/O接口电路等实现方法进行了详细讨论。 为提高控制卡的硬件集成度和可靠性，通过对FPGA的编程设计，在FPGA中实现了PCI总线目标设备接口控制器、双端口RAM、DDA精插补电路、DAC接口电路、编码器信号处理电路和数字I/O信号处理电路。 基于改进的数字PID控制器和前馈控制，设计开发了运动控制卡的位置闭环伺服控制器，并整定了控制器参数，获得良好的伺服控制特性。 最后，采用WinDriver开发了控制卡的驱动程序，并详细介绍了驱动程序的开发流程。
上传时间： 2013-08-01
上传用户：00.00
本文主要研究Turbo码的编码和译码算法及其FPGA硬件实现.在概述信道编码理论及其发展历程之后,简要地论述了Turbo码的原理.然后分别对Turbo码的MAP译码算法,LOG-MAP算法进行推导,在给出LOG-MAP的推导之后,提出了对于LOG-MAP译码算法的两点改进,采用三阶牛顿插值函数对校验函数进行拟合,采用双滑动窗口技术取代传统的单滑动窗口技术.Turb码还有一种译码复杂度相对较低的算法——SOVA算法,本文也给出了SOVA算法的详细推导过程.在对LOG-MAP和SOVA算法的详细推导之后,本文给出Turbo码的软件仿真,采用Matlab语言编写Turbo码仿真系统程序,仿真系统比较了单滑动窗口技术和双滑动窗口技术在不同的信噪比下的译码性能.在软件仿真的基础上,本文给出了Turbo码编码器和采用LOG-MAP译码算法译码器的FPGA硬件实现方法.
上传时间： 2013-06-19
上传用户：plsee
LM258内部包括有两个独立的、高增益、内部频率补偿的双运算放大器，适合于电源电压范围很宽的单电源使用，也适用于双电源工作模式，在推荐的工作条件下，电源电流与电源电压无关。它的使用范围
上传时间： 2013-07-26
上传用户：zmy123
基于ARM的嵌入式运动控制器是集计算机数字控制技术、ARM技术、运动控制技术以及嵌入式操作系统技术等技术为一体的技术含量高的运动控制器；是对低成本、高性能运动控制器研究的一个新的尝试。本论文的研究重是点基于双端口RAM上下位机通讯的数控系统总体软件架构设计、嵌入式运动控制器轨迹规划算法的研究、嵌入式系统软件的构建以及运动控制器外设驱动程序的开发，其主要工作及成果如下： 1．针对数控系统上下位机信息交互频繁，提出了一种基于双端口RAM通讯结构的上下位机交互方式，实现了上下位机信息的高速、稳定通讯；且完成了基于双端口RAM上下位机通讯结构的数控系统总体软件架构设计。 2. 针对目前高速数控加工轨迹规划中存在的一些关键问题进行深入的探讨。提出一种轨迹拐角的速度平滑方法，当高速加工不在同一直线方向而形成拐角的加工段时，在拐角过渡时能获得很好的速度响应和较小的轮廓误差；还提出了一种高速数控加工小线段的前瞻平滑算法，当高速加工多段微小直线段时，能够优化规划多段微小线段的加工速度，有效避免了频繁的加减速给系统带来较大冲击以及加工效率低的问题。 3. 构建了适合本运动控制器系统的系统软件；研究了嵌入式运动控制器引导程序的移植、嵌入式Linux内核的优化配置以及根文件系统的构建。 4．探讨了Linux驱动程序开发的原理以及流程；并以双端口RAM为例介绍了运动控制外设驱动程序开发的方法。
上传时间： 2013-07-02
上传用户：笨小孩
DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比.当N较大时,因计算量太大,直接用DFT算法进行谱分析和喜好的实时处理是不切实际的.快速傅里叶变换(Fast Fourier Transformation,简称FFT)使DFT运算效率提高1~2个数量级.本文的目的就是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.本设计主要采用先进的基-4DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点制运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,实际合理地解决了资源和速度之间相互制约的问题.本设计采用Verilog HDL硬件描述语言进行设计,由于在设计中采用Xilinx公司提供的称为Core的IP功能块极大地提高了设计效率.
上传时间： 2013-06-20
上传用户：小码农lz
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
基于STM32的双极性逆变器软件，用于对逆变电源的研究，里面有双极性SPWM数组的计算公式
上传时间： 2013-05-24
上传用户：lx9076
直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。 本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。
上传时间： 2013-04-24
上传用户：gxf2016
数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz，分辨率为8Bits，实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析，提出了FPGA＋ARM架构的技术方案。然后，本文分模块详细叙述了整机系统中部分模块，包括前端高速A/D转换器和FPGA的硬件模块设计，数据处理模块软件的设计，以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上，提出了本系统的设计思想和实现方案。在高速A/D选择上，国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500，利用其双边沿采样模式（DES）实现对单通道1GHz的采样速率，并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元，提高了系统的集成度和稳定性。其中，FPGA缓冲单元完成对不同时基情况下多通道数据的抽取，处理单元完成对数据正弦内插的计算，而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成，不仅充分利用了FPGA内丰富的逻辑资源，而且降低了整机成本，也减少了电路规模。 最后，利用ChipscopePro工具对采样系统进行调试，并分析了数据中的坏数据产生的原因，提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。
上传时间： 2013-07-07
上传用户：asdkin
软件无线电是无线通信领域继固定到移动、模拟到数字之后的第三次革命，是目前乃至未来的无线电领域的技术发展方向，它在提高系统灵活性上有无可比拟的优势，是实现未来无线通信系统的有效手段。扩频通信具有卓越的抗干扰和保密性能。扩频通信相对于传统的窄带通信，在频谱利用率上也有明显的优势，是未来无线通信系统中的关键技术，直接序列扩频则是其中在民用领域使用最多的一种扩频技术。FPGA在分布式计算、并行处理、流水线结构上有独特的优势，自然成为设计扩频软件无线电系统的首选技术之一。 首先介绍了软件无线电的理论基础，并分析了它的硬件结构和技术关键。软件无线电的关键思路在于构建一个通用的强大的硬件平台，这也正是本课题的主要工作之一。而后，重点介绍了直序扩频的理论基础。对于发射机，其中最关键的是寻找一种相关特性卓越的伪随机序列，本课题主要对m序列、OVSF码和Gold码进行了深入研究。最后，详述了基于DDFS的数字调制技术和FPGA技术。 基于以上理论基础研究，根据软件无线电硬件结构，开发了基于Altera公司Cyclone系列FPGA的硬件平台。该平台具有210Mbps的高速DAC，并配有串口、USB接口、音频CODEC输入输出通道、以及LVDS扩展口和SDRAM，考虑到通用性，设计中加入了足以开发出接收机的两路40Mbps的高速ADC。FPGA的代码开发也是核心内容，本课题编写了大量相应的代码，包括加扩模块（含伪随机序列发生器）、基于DDFS的数字调制模块以及串口通信模块、LCD驱动模块，SDRAM Controller、ADC驱动模块，并编写了相应的测试代码。整个系统测试通过。关于硬件平台设计和代码开发，在本文第三章和第四章详细介绍。 总体说来，本课题基于现有的理论发展，在充分理解相关理论的前提下，将主要经历集中于具体应用的研究与开发，并取得了一定的成果。
上传时间： 2013-06-27
上传用户：xauthu
