ddr 技术资料

DDR controller的设计参考IP代码，里面有详细的设计原理以及源代码！

在FPGA设计时，FPGA连接有DDR时，对DDR进行控制的源代码

CMOS 邏輯系統的功耗主要與時脈頻率、系統內各閘極輸入電容及電源電壓有關，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運作速度，因此系統時脈頻率可升高至 Ghz 範圍。

DDR,SDRAM原理介绍、相关信号线介绍及时序，附各图片。

128Mb DDR verilog源程序

ddr sdram 的vhdl实现，包括各个模块的实现以及仿真文件

RK3288 DDR 支持列表，For MID、OTT 等设备。

DDR走线规则_MT6236

该文档为使用DDR-SDRAM的一些总结，有一定参考价值

DDR部分布板指南,DDR 在PCB板上的布线 准则，需要的下载吧，免积分啦