ADuC812 是带有8 位可编程微控制器、多通道ADC、双数/ 模转换器(DAC) 的高集 成度12 位数据采集系统芯片。本文详细介绍了该芯片的功能特点和工作原理,并指出了 应用范围。(ADuC812中文资料)
上传时间： 2013-12-09
上传用户：wpt
基于atmel公司的at91rm9200的dac驱动，在ads下编译通过并能正常运行，具有高可靠性，稳定性
上传时间： 2016-04-05
上传用户：zwei41
2812 DAC转化程序，CPU定时器启动
上传时间： 2013-12-19
上传用户：refent
PDIUSBD12 是一款带有并行总线和局部DMA传输能力的高速USB 接口器件固件设计的目标就是 使PDIUSBD12 在USB 上达到最大的传输速率外围设备例如打印机扫描仪外部的海量存储器和数码 相机都可使用PDIUSBD12 在USB 上传输数据这些设备的CPU 要忙于处理许多设备控制和数据以及图像 处理等任务PDIUSBD12 的固件设计成完全的中断驱动当CPU 处理前台任务时USB 的传输可在后台 进行这就确保了最佳的传输速率和更好的软件结构同时简化了编程和调试 后台ISR 中断服务程序和前台主程序循环之间的数据交换通过事件标志和数据缓冲区来实现例 如PDIUSBD12 的批量输出端点可使用循环的数据缓冲区当PDIUSBD12 从USB 收到一个数据包那 么就对CPU 产生一个中断请求CPU 立即响应中断在ISR中固件将数据包从PDIUSBD12 内部缓冲区 移到循环数据缓冲区并在随后清零PDIUSBD12 的内部缓冲区以使能接收新的数据包CPU 可以继续它当 前的前台任务直到完成例如打印当前页然后返回到主循环检查循环缓冲区内是否有新的数据并开始其 它的前台任务
上传时间： 2016-04-10
上传用户：13160677563
关于DMA控制接口的技术资料，对深入理解DMA有用。
上传时间： 2014-01-16
上传用户：rishian
ICS564 Loop demo through PCI data path. DAC in Quadrature Upconverter mode
标签： Upconverter Quadrature through Loop
上传时间： 2013-12-24
上传用户：kr770906
ICS564 Loop demo through PCI data path. DAC in Quadrature Upconverter mode .
标签： Upconverter Quadrature through Loop
上传时间： 2013-12-31
上传用户：TF2015
使用DSP的MCBSP与EDMA连接ADC和DAC,进行信号的采样与重建，并提供驱动
上传时间： 2016-04-24
上传用户：h886166
This example describes how to use the ADC and DMA to transfer continuously converted data from ADC to a data buffer. The ADC is configured to converts continuously ADC channel14. Each time an end of conversion occurs the DMA transfers, in circular mode, the converted data from ADC1 DR register to the ADC_ConvertedValue variable. The ADC1 clock is set to 14 MHz.
标签： continuously ADC describes converted
上传时间： 2014-01-03
上传用户：徐孺
This example provides a description of how to use a DMA channel to transfer a word data buffer from memory (Flash) to memory (RAM). The dedicated DMA channel is configured to transfer once a time a 32 word data buffer stored as constant in the Flash memory to another buffer in the RAM memory. The received data are stored in the DST_Buffer. The DMA channel transfer complete interrupt is enabled to generate an interrupt at the end of the buffer transfer. As soon as the transfer is completed an interrupt is generated and in the DMA channel interrupt routine the transfer complete interrupt pending bit is cleared. The data counter is stored before and after the transfer to show that all data has been transfered. TransferStatus gives the data transfer status where it is PASSED if transmitted and received data are the same otherwise it is FAILED
标签： description provides transfer example
上传时间： 2016-04-24
上传用户：ecooo
