基于Verilog HDL的16位超前进位加法器 分为3个功能子模块
标签： Verilog HDL 进位 加法器
上传时间： 2014-01-07
上传用户：yyyyyyyyyy
A simple protocol using CRC error check.
标签： protocol simple error check
上传时间： 2013-12-20
上传用户：libenshu01
verilog HDl 交通灯的实现,而且这是有别于一般的vhdl语言
标签： verilog vhdl HDl 交通灯
上传时间： 2013-12-24
上传用户：yuzsu
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
标签： Active-HDL familiar example Memory
上传时间： 2013-12-18
上传用户：q123321
利用verilog hdl编写的浮点加法器运算单元，单精度。
标签： verilog hdl 编写 浮点
上传时间： 2013-11-29
上传用户：王庆才
用VC编写的CRC校验程序,在加一个中断向量表程序就可以调试运行了！
标签： CRC 程序 编写 中断向量
上传时间： 2013-12-12
上传用户：daoxiang126
16位CRC的c语言实现。并编写了测试程序，验证了程序的准确性
标签： CRC c语言 编写 测试程序
上传时间： 2014-12-02
上传用户：ZJX5201314
用verilog hdl 硬件描述语言写的一个范例程序，led的，扩展性极强，欢迎大家下载使用。
标签： verilog hdl 硬件描述语言 范例
上传用户：cc1915
crc 51 单片机计算程序，保证51利用串口通讯的可靠传输
标签： crc 51 单片机 计算
上传时间： 2017-06-10
上传用户：rishian
crc和卷积码的实现，其中卷积码的译码采用维特比译码
标签： crc 卷积码
上传时间： 2014-12-09
上传用户：1051290259
